半导体器件制造技术

内引线部分被部分排列在半导体芯片主表面上的ＬＯＣ（芯片上引线）结构封装件中，公开了一种用来减薄封装件并加快信号传输的技术。具体地说，借助于局部减小排列在半导体芯片主表面上的信号内引线的厚度，在确保了封装件的机械强度的同时，减小了密封树脂的厚度。而且，排列在半导体芯片主表面上的信号内引线被安置成离半导体芯片主表面有一预定的间距。馈送电源的内引线被键合于半导体芯片的主表面，从而提供一种降低了寄生电容的封装件。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及到一种LOC(芯片上引线)结构的树脂密封型半导体器件，更确切地说是涉及到可用于TSOP(薄的小外形封装件)结构之类的薄的小尺寸半导体封装件的技术。如图22所示(见日本专利公开No.2-246125/1990)，现有技术的LOC结构的树脂密封型半导体器件，包含例如半导体衬底主表面上制作有电路和多个外部端子的半导体芯片1、各含有带信号内引线3A1(第一区域)和用来馈送电源及地电压的公共内引线3A2(第二区域以下称为母线或固定电位线)的内引线部分3A以及与内引线部分3A制作成一个整体的外引线部分3B的多个引线、用来分别电连接外部端子(焊点)和内引线部分3A的信号内引线3A1和母线3A2的键合金属丝5、以及用来密封半导体芯片1、内引线部分3A和键合金属丝5的密封体2A。信号内引线3A1和母线3A2通过隔离膜4排列在半导体芯片1的主表面上，且母线3A2被排列成大体平行于半导体芯片1的主表面。这里将描述公众所知文件(日本专利公开No.2-246125/1990)中未曾公开的本专利技术人曾研究过的内容。当图22所示的LOC结构的树脂密封型半导体器件被用于图23和24(a)所示的薄的小尺寸半导体封装件(TSOP)时，整个封装件变薄(例如1.0mm)，以致内引线3A1上的树脂相应地变为薄至0.195mm。这就有必要将金属丝5的环高设定成小的数值。但键合金属丝5和信号金属丝的母线3A2可能接触，引起短路，从而难以减薄树脂。当金属丝的环高必须缩小时，就必须用新的办法来将隔离镀膜材料20涂于母线3A2。此处将描述图23(TSOP结构的树脂密封型半导体器件的俯视平面图)和图24(图23主要部位的剖面图)的示意构造。在这种TSOP结构的树脂密封型半导体器件中，包含多个信号内引线3A1和其上表面涂有隔离镀膜材料20的母线3A2的内引线部分3A，通过隔离膜4被固定在制作有电路和多个外部端子的半导体芯片1的半导体衬底表面(以下称为“半导体芯片1的主表面”)上。内引线部分3A以及与前者制作成一个整体的外引线部分3B构成引线3。如图23和24所示，内引线部分3A的信号线内引线3A1和上表面涂有隔离镀膜材料20的母线3A2，通过隔离膜4被排列在半导体芯片1的主表面上，而母线3A2被排列成大体平行于半导体芯片1的主表面。多个信号内引线3A1、母线3A2以及半导体芯片1，通过键合金属丝5电连接，并用注模树脂(密封体)2A密封。借助于从引线框切去悬挂引线(芯片支持引线)3C和外引线部分3B，就成型了这样密封的薄型封装件2。在本专利技术人曾研究的薄的小尺寸(TSOP结构的)半导体封装件中，如图24(a)所示，半导体芯片1上的注模树脂很薄，会出现金丝之类的键合金属丝5从封装件上表面露出且金属丝本身暴露到外面的缺陷问题。若这一厚度进一步减小(至大约0.5mm)，则如图24(b)所示，出现缺陷和金属丝暴露的问题更严重。另一个问题是，当半导体芯片主表面上的注模树脂(密封体)2A被减薄时，会出现裂纹，从而使可靠性降低。如图24(c)所示，为了降低金属丝环，可以不用隔离膜4，而用粘合剂直接将信号内引线3A1和母线3A2固定于半导体芯片1的主表面。但若半导体芯片1主表面与信号内引线3A1之间的距离(间距)变短，则半导体芯片1主表面与信号内引线3A1之间的寄生电容增大，引起电特性变坏的问题。本专利技术的一个目的是提供一种能够减薄半导体封装件而不会使电特性变坏的技术。本专利技术的另一目的是提供一种即使减薄了半导体封装件，也能够抑制半导体芯片主表面与引线之间的寄生电容的技术。本专利技术的又一目的是提供一种即使半导体封装件的整个厚度被减小了，也能够确保半导体封装件的半导体芯片上的密封体有恰当厚度的技术。本专利技术的再一目的是提供一种即使半导体封装件的整个厚度被减小了，也能够平衡半导体芯片的上下密封体的数量的技术。从参照附图的下列描述中，本专利技术的上述和其它的目的和新颖特点将变得明显。下面扼要总结一下此处公开的本专利技术中有代表性的例子。(1)半导体器件，包含半导体衬底主表面上制作有电路和多个外部端子的半导体芯片、多个引线(它们各包含内引线部分以及与此内引线部分制作成一个整体的外引线部分)、分别电连接各个外部端子与各个内引线部分的键合金属丝、以及用来密封半导体芯片、内引线部分和键合金属丝的密封体，其中的内引线部分以主表面与内引线之间预定的间距排列在半导体芯片的主表面上，且排列在主表面上的内引线部分比内引线的其它部分更薄。(2)在上述专利技术(1)的树脂密封型半导体器件中，排列在半导体芯片主表面上的内引线部分在其前端部位处通过隔离膜被固定于半导体芯片的主表面。(3)在上述专利技术(1)的树脂密封型半导体器件中，排列在半导体芯片主表面上的内引线部分在其前端部位处用粘合剂直接固定于半导体芯片的主表面。(4)半导体器件，包含半导体衬底主表面上制作有电路和多个外部端子的半导体芯片、多个引线(各包含带有第一区域的内引线部分、带有第二区域的内引线部分以及与此内引线部分制作成一个整体的外引线部分)、使外部端子分别与内引线部分的第一区域和第二区域电连接的键合金属丝、以及用来密封半导体芯片、内引线部分和键合金属丝的密封体，其中的内引线部分的第一区域和第二区域排列在半导体芯片的主表面上，其中的内引线部分的第一区域以主表面与内引线之间预定的间距排列，其中排列在主表面上的内引线部分，比内引线的其它部分更薄，且其中排列在主表面上的内引线，在其前端部位处通过隔离膜被固定于半导体芯片的主表面。(5)在上述专利技术(4)的树脂密封型半导体器件中，半导体芯片是矩形的，内引线部分的第二区域带有大体平行于半导体芯片长边而排列的部分，且此平行排列的部分被排列在外部端子与内引线前端部位之间。(6)半导体器件，包含半导体衬底主表面上制作有电路和多个外部端子的半导体芯片、多个引线(各包含带有第一区域的内引线部分、带有第二区域的内引线部分、以及与此内引线部分制作成一个整体的外引线部分)、使外部端子分别与内引线部分的第一区域和第二区域电连接的键合金属丝、以及用来密封半导体芯片、内引线部分和键合金属丝的密封体，其中的内引线部分的第一区域和第二区域排列在半导体芯片的主表面上，其中的内引线部分的第一区域以主表面与内引线之间预定的间距排列，且其中排列在主表面上的内引线部分比内引线的其它部分更薄，而且在其前端部位处不固定于半导体芯片的主表面。(7)在上述专利技术(4)或(6)的树脂密封型半导体器件中，内引线部分的第一区域是信号线，而第二区域是固定电位线。(8)半导体器件，包含半导体芯片主表面上制作有集成电路和多个外部端子的半导体芯片、多个引线(各包含内引线部分以及与内引线部分制作成一个整体的外引线部分，内引线部分排列在半导体芯片的主表面上且电连接于相应的外部端子)、以及用来密封多个引线的内引线部分及半导体芯片的树脂元件，其中的内引线部分各包含一个位于半导体芯片主表面侧上的第一表面、位于第一表面背侧的第二表面、位于半导体芯片主表面上的第一部分、以及与第一部分制作成一个整体且位于半导体芯片主表面外面的第二部分，其中内引线部分的第一部分，沿半导体芯片的厚度方向被制成比第二部分更薄，且其中内引线部分的第一部分的第一表面，比起内引线部分的第二部分的第一表本文档来自技高网...

【技术保护点】
一种半导体器件，它包含： 其主表面上制作有电路和多个外部端子的半导体芯片， 多个引线，它们各含有内引线部分和与上述内引线部分制作成一个整体的外引线部分， 使上述外部端子分别与上述内引线部分电连接的键合金属丝，以及 用来密封上述半导体芯片、上述内引线部分和上述键合金属丝的树脂元件， 其中所述的内引线部分以上述主表面与上述内引线之间预定的间距排列在上述半导体芯片的主表面上，且 其中排列在上述主表面上的内引线部分，比上述内引线的其它部分更薄。

【技术特征摘要】
【国外来华专利技术】JP 1998-2-27 046487/98;JP 1997-8-25 227995/971．一种半导体器件，它包含其主表面上制作有电路和多个外部端子的半导体芯片，多个引线，它们各含有内引线部分和与上述内引线部分制作成一个整体的外引线部分，使上述外部端子分别与上述内引线部分电连接的键合金属丝，以及用来密封上述半导体芯片、上述内引线部分和上述键合金属丝的树脂元件，其中所述的内引线部分以上述主表面与上述内引线之间预定的间距排列在上述半导体芯片的主表面上，且其中排列在上述主表面上的内引线部分，比上述内引线的其它部分更薄。2．根据权利要求1的半导体器件，其中排列在上述半导体芯片主表面上的上述内引线部分，在其前端部位处通过隔离膜被固定于上述半导体芯片的主表面。3．根据权利要求1的半导体器件，其中排列在上述半导体芯片主表面上的上述内引线部分，在其前端部位处用粘合剂直接固定于上述半导体芯片的主表面。4．一种半导体器件，它包含半导体衬底主表面上制作有电路和多个外部端子的半导体芯片，多个引线，它们各包含带有第一区域的内引线部分、带有第二区域的内引线部分以及与上述内引线部分制作成一个整体的外引线部分，使上述外部端子分别与上述内引线部分的第一区域和第二区域电连接的键合金属丝，以及用来密封上述半导体芯片、上述内引线部分和上述键合金属丝的树脂元件，其中所述的内引线部分的第一区域和第二区域排列在上述半导体芯片的主表面上，其中所述的内引线部分的第一区域以上述主表面与上述内引线之间预定的间距排列，其中排列在上述主表面上的内引线部分，比上述内引线的其它部分更薄，且其中排列在上述主表面上的内引线，在其前端部位处通过隔离膜被固定于上述半导体芯片的主表面。5．根据权利要求4的半导体器件，其中所述的半导体芯片是矩形，其中所述的内引线部分的第二区域带有大体平行于上述半导体芯片长边而排列的部分，且其中所述的平行排列部分被排列在上述外部端子与上述内引线前端部位之间。6．一种半导体器件，它包含半导体衬底主表面上制作有电路和多个外部端子的半导体芯片，多个引线，它们各包含带有第一区域的内引线部分、带有第二区域的内引线部分以及与上述内引线部分制作成一个整体的外引线部分，使上述外部端子分别与上述内引线部分的第一区域和第二区域电连接的键合金属丝，以及用来密封上述半导体芯片、上述内引线部分和上述键合金属丝的树脂元件，其中所述的内引线部分的第一区域和第二区域排列在上述半导体芯片的主表面上，其中所述的内引线部分的第一区域以上述主表面与上述内引线之间预定的间距排列，且其中排列在上述主表面上的内引线部分，比上述内引线的其它部分更薄，但在其前端部位不固定于上述半导体芯片的主表面。7．根据权利要求4或6的半导体器件，其中所述的内引线部分的第一区域是信号线，而第二区域是固定电位线。8．一种半导体器件，它包含上述半导体芯片主表面上制作有集成电路和多个外部端子的半导体芯片，多个引线，它们各包含内引线部分以及与上述内引线部分制作成一个整体的外引线部分，上述内引线部分排列在上述半导体芯片的主表面上且电连接于相应的外部端子，以及用来密封上述多个引线的内引线部分和上述半导体芯片的树脂元件，其中所述的内引线部分各包含一个位于上述半导体芯片的主表面侧上的第一表面、位于上述第一表面背侧的第二表面、位于上述半导体芯片主表面上的第一部分、以及与上述第一部分制作成一个整体且位于上述半导体芯片主表面外面的第二部分，其中所述的内引线部分的第一部分，沿上述半导体芯片的厚度方向被制成比上述第二部分更薄，且其中所述的内引线部分的第一部分的第一表面，比起上述内引线部分的第二部分的第一表面来，沿上述半导体芯片厚度方向离上述半导体芯片更远。9．根据权利要求8的半导体器件，其中所述的内引线部分的第一部分，通过隔离膜键合于上述半导体芯片的主表面。10．根据权利要求8的半导体器件，其中所述的内引线部分的第一部分，通过粘合剂键合于上述半导体芯片的主表面。11．根据权利要求8的半导体器件，其中所述的内引线部分通过金属丝连接于相应的外部端子。12．根据权利要求11的半导体器件，其中所述的多个引线包括信号线和固定电位线，其中所述的固定电位线的...

【专利技术属性】
技术研发人员：杉山道昭，和田环，增田正亲，
申请(专利权)人：株式会社日立制作所，日立超大规模集成电路系统株式会社，
类型：发明
国别省市：JP[日本]