芯片上引线半导体封装及其制造方法技术

芯片上引线（ＬＯＣ）半导体封装包括：半导体芯片；与半导体芯片相距预定距离的引线部分，引线部分有一系列不同宽度的引线指，分别键合到半导体芯片上的每个端子；介于半导体芯片和引线部分之间的粘结剂使半导体芯片和引线部分相互绝缘。每个引线指的宽度不同，并且不与半导体芯片连接的那部分引线部分与半导体芯片的上部隔开预定的距离，从而使用于每个引线指的粘结剂厚度均匀并减少了钝化层上的失效。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及芯片上引线(LOC)半导体封装，特别涉及具有改进的引线和芯片连接结构的LOC半导体封装。半导体封装包括具有多个电连接端子的半导体芯片，引线键合到芯片端子时支撑半导体芯片的引线框架，以及半导体芯片和引线框架封装于其内的模制材料。近来，随着不断向小而薄半导体封装趋势的发展，引线框架的设计已极大地改进。特别是，在引线框架中不再形成焊盘，在实际中使用芯片由在模制中延伸的内引线的指(fingers)支撑的芯片支撑结构。这种芯片支撑结构用在芯片在粘结带贴到内引线的上表面且半导体芯片粘结其上的引线上芯片(COL)封装中，以及粘结带贴到内引线的下表面并将芯片的上表面固定到粘结带下面的芯片上引线(LOC)封装中。附图说明图1为现有技术的LOC半导体封装的示意图。虽然未示出，但半导体封装10的引线框架是通过冲压使金属板原料具有预定图形得到的。参考图1，引线框架的引线部分11在端部有台阶形引线键合部分18，不存在润滑油或有机物质。此外，电镀层17涂覆在台阶形引线键合部分18上，在随后的引线键合操作期间增强引线部分11和半导体芯片12之间的导电性。此外，带构件(member)13介于引线部分11和半导体芯片12之间。带构件13包括通过切割由例如聚酰亚胺形成的树脂膜得到的带层13a，以及分别位于带层13a的两个相对表面上由如丙烯酸或环氧树脂等热固化树脂形成的粘结剂层13b和13c。散发半导体芯片12产生的热的散热层14形成在半导体芯片12的下面。半导体芯片12和电镀层17用金线15键合，用于相互之间的电连接，之后封装在模制材料16中。在现有技术的LOC半导体封装11中，介于引线部分11和半导体芯片12之间的带构件13起绝缘和连接引线部分11和半导体芯片12的作用。带构件13仅粘结到引线部分11下表面与线键合部分18相对的那部分。通常，在使电镀层17的上部齐平以避免不平坦电镀层表面的压印工艺之后，通过施加预定的压力使带构件13粘贴到引线部分11的下表面。在带(taping)工艺期间，由于固有的材料特性通过切割带构件13的带层13a产生毛边，使线键合失效，在制模工艺中减少了制模材料16和引线框架之间的粘结力，进而导致半导体封装10龟裂。由于带层13a有亲水性，这会使引线部分11和带构件13之间产生空隙，或发生分离。此外，粘结剂层13c接触半导体芯片12，当施加热并对粘结剂层13c施加压力时，会损伤半导体芯片12表面上的器件。由此，需要减少粘结层13c和半导体芯片12之间的接触面积。在LOC半导体封装10中，引线部分11和半导体芯片12由带构件13相互隔开差不多带构件13的厚度。所述间隔随带构件13的厚度而变化。通常，间隔在50和80微米之间。在制模操作期间隙由模制材料填充。然而，环氧系列模制材料16使填料保持在几到几百微米的数量级，以阻止环氧树脂平稳流动，并造成局部不均匀填料分布。由此，由于制模操作中带构件13的热应力和模制材料16的流动压力，使半导体芯片12的表面很容易龟裂。要避免这些问题，现有技术中采用的另一措施是代替多层带构件13，用液体粘结剂涂覆引线框架的每个指。图2为图1的引线部分11涂覆有液体粘结剂12的状态示意图。参见图2，分料器21设置在引线部分11上部，引线部分11具有多个相互间隔预定距离的引线指。分料器21在图2中箭头指示从A到A’的方向移动的同时通过它的喷嘴21a将如高分子溶液等的液体粘结剂22分配到引线部分11的每个引线指上。粘结剂层23的平均涂层厚度受分配的液体粘结剂22的粘度和量的影响，但每个引线指的宽度、各引线指之间的间隔以及喷嘴21a的移动方向和提供顺序对引线部分11的各指上的粘结剂22的厚度的影响更显著。假设引线部分11的每个引线指有相同的宽度，与其它的引线指相比，较大量的粘结剂22施加到第一引线指11a，即设置在引线部分的一端并首先施加液体粘结剂22的引线指，较少量的粘结剂22施加到第二引线指11b。然而，液体粘结剂22的量在最后一个引线指11n处增加。由此，很难通过卸料器(discharger)均匀地将粘结剂22施加到引线指。虽然相同量的粘结剂22提供到到引线框架具有相同宽度的每个引线指，但每个引线指上的粘结剂22的厚度随引线部分11的物理和化学条件不同而不同。例如，当粘结剂22平稳地在引线框架的引线指上扩散时，粘结剂层23的厚度减小。同时，粘结剂22与引线指的较差的润湿性导致较厚的粘结剂层23。每个引线指上粘结剂层23的这种不均匀厚度使接触引线指上不平坦粘结剂层的半导体芯片12的钝化层龟裂。本专利技术的一个目的是提供一种具有改进结构的芯片上引线(LOC)半导体封装及其制造方法，其中引线部分的多个引线指的宽度不同，使每个引线指的粘结剂层的厚度均匀。本专利技术的另一目的是提供一种具有改进结构的芯片上引线(LOC)半导体封装及其制造方法，其中引线部分和半导体芯片之间的距离可调，导致减少了半导体芯片的热应力。本专利技术的一个方案可以通过LOC半导体封装获得，所述LOC半导体封装包括半导体芯片；与半导体芯片相距预定距离的引线部分，引线部分有一系列不同宽度的引线指，分别键合到半导体芯片上的每个端子；介于半导体芯片和引线部分之间的粘结剂，由此连接半导体芯片和引线部分，并使半导体芯片和引线部分相互绝缘。优选，在引线部分中，设置在引线部分的端的第一引线指和设置在引线部分另一端的最后一个引线指的宽度为第三引线指宽度的至少1.4倍，第二引线指的宽度为引线部分的第三引线指宽度的0.8到0.9倍，引线部分的第三引线指和最后一个引线指之间的所有引线指具有相同的宽度或者厚度差异在10％的范围内。优选，粘结剂施加到至少20微米的厚度。优选，引线部分在引线部分的下表面有电镀层，电镀层的面积等于粘结剂施加的面积。优选，不与半导体芯片相连的那部分引线部分和半导体芯片顶部之间的距离大于或等于120微米。本专利技术的另一方案通过LOC半导体封装的制造方法得到，该方法包括通过冲压金属板原料具有预定的形状形成具有一系列引线指的引线部分，设置在引线部分一端的第一引线指和设置在引线部分另一端的最后一个引线指的宽度为第三引线指宽度的至少1.4倍，第二引线指的宽度为第三引线指宽度的0.8到0.9倍，引线部分的第三引线指和最后一个引线指之间的所有引线指具有相同的宽度或者厚度差异在10％的范围内；相对于引线部分的引线指的每个端部形成台阶形键合线部分，并在每个键合引线部分上涂覆电镀层；在引线部分和半导体芯片之间施加粘结剂，并使引线部分和半导体芯片相互粘贴；在半导体芯片下面形成散热层；用金属丝将电镀层键合到半导体芯片；以及在模制材料中模制连接的引线部分和半导体芯片。优选，将引线部分粘贴到半导体芯片还包括，在施加粘结剂之前，在引线部分的每个引线指下形成电镀层，每个电镀层与对应的粘结剂施加面积的尺寸相同。优选，将引线部分粘贴到半导体芯片的过程中，粘结剂的厚度达到至少20微米。通过参考附图详细地介绍优选实施例，本专利技术的以上目的和优点将变得很显然，其中图1为常规的芯片上引线(LOC)半导体封装的部分剖面图；图2为粘结剂涂覆在图1的引线部分上的状态的剖面图；图3为根据本专利技术的LOC半导体封装的部分剖面；以及图4为粘结剂涂覆在图3的引线部分上的状本文档来自技高网...

【技术保护点】
一种芯片上引线（ＬＯＣ）半导体封装包括：半导体芯片；与半导体芯片相距预定距离的引线部分，引线部分有一系列不同宽度的引线指，分别键合到半导体芯片上的每个端子；以及介于半导体芯片和引线部分之间的粘结剂，由此连接半导体芯片和引线部分， 并使半导体芯片和引线部分相互绝缘。

【技术特征摘要】
KR 1999-2-18 5376/19991.一种芯片上引线(LOC)半导体封装包括半导体芯片；与半导体芯片相距预定距离的引线部分，引线部分有一系列不同宽度的引线指，分别键合到半导体芯片上的每个端子；以及介于半导体芯片和引线部分之间的粘结剂，由此连接半导体芯片和引线部分，并使半导体芯片和引线部分相互绝缘。2.根据权利要求1的LOC半导体封装，其中设置在引线部分一端的第一个引线指和设置在引线部分另一端的最后一个引线指的宽度为第三引线指宽度的至少1.4倍，第二引线指的宽度为引线部分的第三引线指宽度的0.8到0.9倍，引线部分的第三引线指和最后一个引线指之间的所有引线指具有相同的宽度或者厚度差异在10％的范围内。3.根据权利要求1的LOC半导体封装，其中粘结剂施加到至少20微米的厚度。4.根据权利要求1的LOC半导体封装，其中引线部分在引线部分的下表面上有电镀层，电镀层的面积等于粘结剂施加的面积。5.根据权利要求4的LOC半导体封装，其中电镀层为金或银镀层。6.根据权利要求1的LOC半导体封装，其中不与半导体芯片相...

【专利技术属性】
技术研发人员：黄圭成，
申请(专利权)人：三星航空产业株式会社，
类型：发明
国别省市：KR[韩国]