半导体器件制造技术

提供一种包括自对准型多发射极双极晶体管的半导体器件，其中每个集电极－基极隔离长度可以被减小成与集电极－基极击穿电压相连所允许的最小值，在这种双极晶体管中，一个以上发射极／基极形成区和至少一个集电极引线区排列在单独的阵列中，而非本征基区通过基极引线电极连接到具有设置在单独阵列外部的接触栓塞的至少一个基极电极上。因此，可以将集电极电阻、集电极－基极电容和集电极－衬底电容最小化，还可将双极晶体管的元件尺寸最小化。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及包含双极晶体管的半导体器件，特别是涉及包含自对准型多发射极双极晶体管的半导体器件的结构。随着如移动电话或PHS(个人手持式电话系统)这样的移动通信设备或计算机网络的惊人发展，人们热切地寻求高性能和廉价的双极晶体管，以便实现高速和低成本的通信电路。一种有希望的途径是应用具有由多晶Si(多晶硅)形成的发射极和基极引线电极的自对准型双极晶体管，如Itoh等人在IEEE 1992 BipolarCircuits and Technology Meeting(双极电路和技术会议)会刊的“Optimization of shallow and deep trench isolation structures for ultra-high-speed bipolar LSIs”(用于超高速双极LSI的浅槽和深槽隔离结构的优化)，pp.104-107中所描述的。附图说明图11A示出这种类型的双极晶体管的常规例子(以下称为第一常规实例)的平面布局图，沿图11A的F-F’线所作的其剖面图示于图11B中。在图11A和11B的第一常规实例中，n+型埋层202被选择形成在p型Si衬底201上，并且n型外延层203形成在该埋层202上，从而在被第一元件隔离膜204包围的区中制成双极晶体管。非本征基区213、本征基区214和用于引出n+型埋层202的集电极引线区206形成在由第二元件隔离膜205包围的区中。非本征基区213由用多晶Si制成的基极引线电极209引出，而发射区215由也是由多晶Si制成的发射极引线电极212引出。基极引线电极209和发射极引线电极212被第一和第二隔离膜210和211相互隔离。集电极引线区206、发射极引线电极212和基极引线电极209通过相应的一个接触栓塞218a、218b和218c各自连接到集电极布线219a、发射极布线219b和基极布线219c上，所述各接触栓塞穿过层间绝缘膜217而形成。在图11B中，基极扩散宽度a、集电极-基极极隔离长度b和两个布线之间的分离长度c被设计成工艺因素所允许的相应的最小值。上述自对准型双极晶体管的结构是考虑下列因素而确定的。1)为改善双极晶体管的性能，通常使其发射极/基极形成区的面积最小化是有效的。为此，图11B的基极扩散宽度a应被做得尽可能窄，以便使发射极/基极形成区208的尺寸最小化。2)只要它长于由集电极-基极击穿电压确定的隔离长度，图11B的集电极-基极隔离长度b就应尽可能小，以便减小双极晶体管的寄生电容，并且该长度b通常被设计成工艺因素所允许的最小值。3)发射极和集电极的电极布线宽度应尽可能宽，以便提高其中流动的导通电流为几mA到几个10mA的自对准型双极晶体管的布线可靠性。由于这些原因，当发射极布线219b和基极布线219c之间的间隔被设置为具有最小长度c时，基极布线219c的接触栓塞218c不能直接形成在非本征基区213上，并应被定位在第二元件隔离膜205上，以便通过沿第二元件隔离膜205的表面形成的基极引线电极209将其间接地连接到非本征基区213上。为提高自对准型双极晶体管的高频性能，应使最大振荡频率fmax较高，而该最大振荡频率fmax与基极电阻成反比。因此，在发射极电极的两侧具有两个基极电极的结构常被用于降低基极电阻，代替如图11A和11B所示的具有用于每个发射极、集电极和基极的一个电极的基本结构。此外，具有一个以上发射极/基极形成区的多发射极结构有时被用于增大自对准型双极晶体管的电流容量。作为第二常规实例，参照图12A和12B简要描述具有多发射极结构的自对准型双极晶体管，该多发射极结构在每个发射极两侧的范围内带有基极电极。图12A示出第二常规实例的多发射极双极晶体管的平面布局图，沿G-G’线所作的其剖面图示于图12B中。如图12A所示，用于发射极、集电极和基极电极的接触孔从G-G’线的左侧到右侧按集电极-基极-发射极-基极-集电极-基极-发射极-基极-集电极的顺序排列，并且各电极的接触栓塞218a、218b和218c直线对准。图12B的第二常规实例的每个元件以与图11A和11B的第一常规实例的相应元件类似的方式形成。但是，使图12B中第二元件隔离膜205的集电极-基极隔离长度d宽于图11B的集电极-基极隔离长度b，这是因为为减小基极电阻，设置在第二元件隔离膜205上的每个基极布线219c被设置在集电极布线219a和发射极布线219b之间，而这在图11B的第一常规实例中没有设置。现在参照图13A和13B简要描述作为第三常规实例的多发射极双极晶体管的另一实例。图13A示出根据第三常规实例的多发射极双极晶体管的平面布局图，而图13B是沿图13A的H-H’线所作的剖面图。图13A和13B的第三常规实例的结构中省略了图12A和12B的第二常规实例的中心集电极布线和相应元件，该结构要被用于不要求集电极电阻非常低的电路中，并且集电极、基极、发射极、基极、发射极和集电极从图13A的左侧到右侧按此顺序排列。在此，各电极的接触栓塞218a、218b和218c同样是直线对准的。由于集电极的电极数从3个减少到2个，可以使根据第三常规实例的多发射极双极晶体管的整个尺寸小于第二常规实例。但是，当每个单独的元件尺寸相同时，图13B的集电极-基极隔离长度d与图12B的集电极-基极隔离长度d相同，仍然比图11B的集电极-基极隔离长度b宽。如至此为止所述的，多发射极结构被用于提高自对准型双极晶体管的晶体管性能。但是，自对准型双极晶体管的多发射极结构一般伴随有这样的问题，即图12A和12B或图13A和13B中所示的集电极-基极隔离长度d不得不宽于在如图11A和11B所示的基本结构中可以实现的集电极-基极隔离长度b，在该基本结构中对每个发射极、集电极和基极只设置有一个电极。这一问题不仅妨碍半导体集成电路的高集成度和小型化，而且由于双极晶体管的集电极电阻、集电极-基极电容和集电极-衬底电容的增大使双极晶体管的高频性能变坏。因此，本专利技术的主要目的是解决上述问题，并提供一种包括自对准型多发射极双极晶体管的半导体器件，其中可以将每个集电极-基极隔离长度减小为与集电极-基极击穿电压相关时所允许的最小值。为实现上述目的，在根据本专利技术的半导体器件中包括的具有多发射极结构的自对准型双极晶体管中，一个以上发射极/基极形成区和至少一个集电极引线区排列在一个单独的阵列中，并且非本征基区通过基极引线电极被连接到至少一个具有设置在该单独的阵列外部的接触栓塞的基极电极上。因此，可以将集电极-基极隔离长度设置成由集电极-基极击穿电压确定的最小长度，使得能够将集电极电阻、集电极-基极电容和集电极-衬底电容最小化，以及将双极晶体管的元件尺寸最小化。在考虑下列说明、所附权利要求和附图的情况下，本专利技术的前述的和另外的目的、特征和优点将变得显而易见，其中相同的参考标号表示相同或相应的部件。在附图中图1A示出根据本专利技术第一实施例的多发射极双极晶体管的平面布局图；图1B是沿A-A’线所作的图1A的多发射极双极晶体管的剖面图；图2A是用于说明图1A的多发射极双极晶体管的制造工艺的剖面图；图2B是用于说明图1A的多发射极双极晶体管的制造工艺的另一剖面图；图3A是用于说明图1A的多发射极双极晶体管本文档来自技高网...

【技术保护点】
包括具有多发射极结构的自对准型双极晶体管的半导体器件，该双极晶体管包括：第一导电类型的集电区（１０２和１０３），形成在半导体衬底（１０１）上，至少一个集电极引线区（１０６），形成在集电区（１０２和１０３）中，一个以上发射极／基极 形成区（１０８），形成在集电区（１０２和１０３）上，元件隔离膜（１０５），形成在集电区（１０２和１０３）上，在所述至少一个集电极引线区（１０６）上和所述一个以上发射极／基极形成区（１０８）上具有开口，第二导电类型的基区（１１３和１１ ４），在所述一个以上发射极／基极形成区（１０８）的相应的一个中，每个基区形成在集电区（１０２和１０３）的表面区域内，至少一个基极引线电极（１０９），形成在元件隔离膜（１０５）上，在所述一个以上发射极／基极形成区（１０８）上延伸，从而与相 应的一个基区（１１３）的周边接触，并在所述一个以上发射极／基极形成区（１０８）的相应一个的中心部分上具有开口，发射极扩散层（１１５），每个扩散层形成在相应的一个基区（１１４）的中心表面上，发射极引线电极（１１２），每个发射极引线电极 形成在相应的一个发射极扩散层（１１５）上，与其表面接触，并与所述至少一个基极引线电极（１０９）隔离，层间绝缘膜（１１７），覆盖元件隔离膜（１０５）、所述至少一个集电极引线区（１０６）、所述至少一个基极引线电极（１０９）和发射极引线电极（ １１２），并具有接触孔，每个接触孔穿过层间绝缘膜（１１７），并设置在所述至少一个集电极引线区（１０６）、所述至少一个基极引线电极（１０９）和发射极引线电极（１１２）中相应的一个上，以及布线（１１９ａ、１１９ｂ和１１９ｃ），每个布线在层间 绝缘膜（１１７）上延伸，并通过相应的一个接触孔（１１８ａ、１１８ｂ和１１８ｃ）与所述至少一个集电极引线区（１０６）、所述至少一个基极引线电极（１０９）和发射极引线电极（１１２）中相应的一个接触；其特征在于，所述一个以上发射极／基极形 成区（１０８）和所述至少一个集电极引线区（１０６）排列在一个单独的阵列中；并且所述至少一个基极引线电极（１０９）的每一个延伸到所述单独的阵列的外部，以便通过形成在所述单独阵列外部的相应的一个接触孔（１１８ｃ）与相应的一个布线（１１９ｃ） 连接。...

【技术特征摘要】
JP 1998-4-16 105926/19981．包括具有多发射极结构的自对准型双极晶体管的半导体器件，该双极晶体管包括第一导电类型的集电区(102和103)，形成在半导体衬底(101)上，至少一个集电极引线区(106)，形成在集电区(102和103)中，一个以上发射极/基极形成区(108)，形成在集电区(102和103)上，元件隔离膜(105)，形成在集电区(102和103)上，在所述至少一个集电极引线区(106)上和所述一个以上发射极/基极形成区(108)上具有开口，第二导电类型的基区(113和114)，在所述一个以上发射极/基极形成区(108)的相应的一个中，每个基区形成在集电区(102和103)的表面区域内，至少一个基极引线电极(109)，形成在元件隔离膜(105)上，在所述一个以上发射极/基极形成区(108)上延伸，从而与相应的一个基区(113)的周边接触，并在所述一个以上发射极/基极形成区(108)的相应一个的中心部分上具有开口，发射极扩散层(115)，每个扩散层形成在相应的一个基区(114)的中心表面上，发射极引线电极(112)，每个发射极引线电极形成在相应的一个发射极扩散层(115)上，与其表面接触，并与所述至少一个基极引线电极(109)隔离，层间绝缘膜(117)，覆盖元件隔离膜(105)、所述至少一个集电极引线区(106)、所述至少一个基极引线电极(109)和发射极引线电极(112)，并具有接触孔，每个接触孔穿过层间绝缘膜(117)，并设置在所述至少一个集电极引线区(106)、所述至少一个基极引线电极(109)和发射极引线电极(112)中相应的一个上，以及布线(119a、119b和119c)，每个布线在层间绝缘膜(117)上延伸，并通过相应的一个接触孔(118a、118b和118c)与所述至少一个集电极引线区(106)、所述至少一个基极引线电极(109)和发射极引线电极(112)中相应的一个接触；其特征在于，所述一...

【专利技术属性】
技术研发人员：铃木久满，
申请(专利权)人：日本电气株式会社，
类型：发明
国别省市：JP[日本]