双载子晶体管及其制造方法技术

一种双载子晶体管，其特征是：包含有： 一基底； 一介电层，形成于该基底的一预定区域内； 一开口，形成于该介电层中且暴露部份该基底； 一重掺杂多晶硅层，形成于该开口的侧壁上，且该重掺杂多晶硅层于该开口中定义一自行对准基极区域； 一本征基极掺杂区，经由该自行对准基极区域植入于该开口底部的该基底中； 一侧壁子，设于该重掺杂多晶硅层上，且该侧壁子于该开口中定义一自行对准发射极区域；及 一发射极导电层，填入该自行对准发射极区域内，并与该本征基极掺杂区接触形成一ＰＮ接面。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体制造技术，尤其是一种双载子晶体管(bipolarjunction transistor，BJT)及其制作方法，尤指一种利用自行对准(self-aligned)的双载子晶体管及其制作方法。请参照附图说明图1至图5，图1至图5为习知制作一硅基底10的双载子晶体管的方法示意图。如图1所示，一P型单晶硅基底10包含有一重掺杂N型区域12以及一重掺杂P型区域14。习知制作双载子晶体管的方法先于基底10上形成一厚度约为1.2微米的N型磊晶(epitaxial)层16，且在形成磊晶层16的同时，重掺杂N型区域12与重掺杂P型区域14中的掺质会扩散并进入磊晶层16中。接着于磊晶层16上依序形成一二氧化硅层18以及一氮化硅层20，并进行一微影与蚀刻制程，去除部分的氮化硅层20、二氧化硅层18与磊晶层16，以暴露出部分磊晶层16，并形成复数个开口22。随后如图2所示，进行一热成长制程。将暴露出的部份磊晶层16氧化成一氧化层24并填入开口22，直至氧化层24的上表面与二氧化硅层20的上表面等高为止，然后去除氮化硅层20。在进行热成长制程的同时，重掺杂N型区域12与重掺杂P型区域14中的掺质会再扩散，而扩大重掺杂N型区域12与重掺杂P型区域14的范围。接着于氧化层24上沉积一光阻层26，并进行一曝光与显影制程，以于光阻层26中形成一开口27，然后进行一离子布植制程，将适量的N型掺质，例如磷离子经由开口27植入氧化层24下的磊晶层16中，以形成一重掺杂N型集电极(collector)区域28。如图3所示，然后去除光阻层26，并于氧化层24上形成另一图案化光阻层(未显示)，并进行一湿蚀刻制程或是反应离子蚀刻(RIE)制程，去除磊晶层16上方的氧化层24，以形成一开口30。接着于基底10上依序沉积一厚度约为8000埃的P型多晶硅层32以及一厚度约为5000至6000埃的二氧化硅层34，再于二氧化硅层34上形成一图案化光阻层(未显示)，并进行一微影与蚀刻制程，去除部分的二氧化硅层34以及多晶硅层32，以形成一开口36，并暴露出部分磊晶层16。如图4所示，进行一热成长制程，以于基底10上均匀形成一厚度约为0.2至0.4微米的二氧化硅层38，且二氧化硅层38均匀覆盖开口36的底部及其侧壁。而在进行热成长制程的同时，多晶硅层32中的P型掺质会扩散进入底下的N型磊晶层16中，以形成一P型非本征(extrinsic)基极区域40。接着进行一垂直型反应离子蚀刻制程，以去除开口36底部与氧化层24上的氧化层38，然后进行一低能量且高剂量的离子布植制程，将砷离子经由开口36植入磊晶层16中，以形成一厚度约为0.2微米N型浅发射极(emitter)区域42，再进行一高能量且高剂量的离子布植制程，将磷离子经由开口36植入磊晶层16中，以形成一厚度约为0.2微米的N型重掺杂凸起子集电极(raised subcollector)44，且突起子集电极44会深入重掺杂N型区域12中，接着进行一中能量且低剂量的离子布植制程，将硼离子经由开口36植入磊晶层16中，以形成一本征基极(intrinsic base)区域46。最后如图5所示，进行一微影与蚀刻制程，以于多晶硅层32与集电极区域28上分别形成一接触窗开口(未显示)，然后将金属填入接触窗开口以及开口36中，以形成金属接触(metal contact)50，52与48，完成习知双载子晶体管的制作。习知制作双载子晶体管的方法，不但制程非常复杂，且虽然利用自行对准方法以形成双载子晶体管的基极与射集，然而其非本征基极仍是利用热扩散制程以形成，因此无法精确控制本征基极区域与非本征基极区域以及集电极区域之间的接触面积，容易造成基极区域与集电极区域之间的电容过高，不符合高频元件的需求。此外，双载子晶体管的PN接面的介面越明显，元件的效能越好，可是在高温下，硅锗HBT的硅锗磊晶层(SiGeepitaxial layer)与硅的介面将会产生许多差排而破坏其高速特性，因此制作硅锗磊晶层的温度必须控制在700℃以下，又由于习知的双载子晶体管必须用到多次的热扩散制程，因此并不适用于制作异质接面的双载子晶体管。本专利技术的另一目的在于提供一种自行对准的异质接面双载子晶体管(hetero-junction bipolar transistor，HBT)，且适用于高频元件。在本专利技术的最佳实施例中的一种双载子晶体管，包含有一基底，一介电层形成于该基底的一预定区域内，一开口形成于该介电层中且暴露部份该基底，一重掺杂多晶硅层形成于该开口的侧壁上，且该重掺杂多晶硅层于该开口中定义一自行对准基极区域，一本征(intrinsic)基极掺杂区，经由该自行对准基极区域植入于该开口底部的该基底中，一侧壁子，设于该重掺杂多晶硅层上，且该侧壁子于该开口中定义一自行对准发射极区域，以及一发射极导电层，填入该自行对准发射极区域内，并与该本征基极掺杂区接触形成一PN接面。另外，本专利技术还提出了一种异质接面双载子晶体管，包含有一基底；一介电层，形成于该基底的一预定区域内；一开口，形成于该介电层中且暴露部份该基底；一硅锗磊晶层，形成于该开口的侧壁及底部；一侧壁子，设于该硅锗磊晶层上，且该侧壁子于该开口中定义一自行对准发射极区域；及一发射极导电层，填入该自行对准发射极区域内，并与该硅锗磊晶层接触形成一PN接面。本专利技术利用该重掺杂多晶硅层于该开口中定义一自行对准基极区域以形成该本征基极掺杂区，再利用设于该重掺杂多晶硅层上的侧壁子，定义一自行对准发射极区域以形成该发射极区域，最后直接填入导电层以形成该自行对准发射极区域，因此只需要形成一开口，就可以直接利用自行对准方法以形成射集/基极与集电极，可制作小尺寸且高效能的双载子晶体管。图示的符号说明10 P型单晶硅基底12重掺杂N型区域 14重掺杂P型区域 16 N型磊晶层18二氧化硅层 20氮化硅层22开口 24氧化层26光阻层 27开口28重掺杂N型集电极区域32 P型多晶硅层34二氧化硅层 36开口38二氧化硅层 40 P型非本征基极区域42N型浅发射极区域44 N型凸起子集电极区域46P型本征基极区域48金属接触50金属接触 52金属接触70P型半导体基底 72重掺杂N型埋藏层74 N型非选择性磊晶层 76深隔离沟渠78重掺杂P型通道停止区域 80绝缘层82未掺杂多晶硅层 84介电层86开口 88未掺杂多晶硅层90重掺杂N型集电极接触区域92二氧化硅层94氮化硅层 96现场掺杂P型多晶硅层98开口 100离子布植制程102选择植入集电极103硅锗磊晶层104多晶硅层 105 P型本征基极掺杂区108射集导电层110自行对准硅化物层112内层介电层114金属接触116金属接触 118金属接触请参照图7至图11，图7至图11为本专利技术的一种自行对准形成一双载子晶体管的PN接面(PN junction)的方法示意图。如图7所示，本专利技术的双载子晶体管制作于一P型半导体基底70上，半导体基底70具有主动区域I，且重掺杂N型埋藏层72与N型非选择性磊晶硅层74依序设于半导体基底70上。本专利技术首先于主动区域I周围形成一深隔离沟渠76，且深隔离沟渠76穿越磊晶硅层74、埋藏层7本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种双载子晶体管，其特征是包含有一基底；一介电层，形成于该基底的一预定区域内；一开口，形成于该介电层中且暴露部份该基底；一重掺杂多晶硅层，形成于该开口的侧壁上，且该重掺杂多晶硅层于该开口中定义一自行对准基极区域；一本征基极掺杂区，经由该自行对准基极区域植入于该开口底部的该基底中；一侧壁子，设于该重掺杂多晶硅层上，且该侧壁子于该开口中定义一自行对准发射极区域；及一发射极导电层，填入该自行对准发射极区域内，并与该本征基极掺杂区接触形成一PN接面。2.如权利要求1所述的双载子晶体管，其特征是该重掺杂多晶硅层植入浓度约1E19至1E21 atoms/cm3的硼原子。3.如权利要求1所述的双载子晶体管，其特征是该基底为一硅基底。4.如权利要求1所述的双载子晶体管，其特征是该基底为一非选择性磊晶硅基底。5.如权利要求1所述的双载子晶体管，其特征是该双载子晶体管另包含有一自行对准硅化物层形成于该发射极导电层上。6.如权利要求1所述的双载子晶体管，其特征是该双载子晶体管另包含有一选择植入集电极区设于该本征基极掺杂区下方的该基底中。7.如权利要求1所述的双载子晶体管，其特征是该双载子晶体管另包含有一延伸导电层电连接该重掺杂多晶硅层，且该延伸导电层设于该介电层的上。8.如权利要求7所述的双载子晶体管，其特征是该双载子晶体管另包含有一氧化层及一氮化硅层介于该延伸导电层及该介电层间。9...

【专利技术属性】
技术研发人员：陈立哲，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：