【技术实现步骤摘要】
本专利技术涉及半导体装置和SOI(“绝缘体上的半导体”)衬底，特别是涉及改进了构成半导体元件的绝缘膜和埋入绝缘膜的半导体装置和SOI衬底。伴随MOSFET(金属氧化物硅场效应晶体管)的微细化，进行了减薄栅绝缘膜的膜厚的试验，其目的是提高电流驱动力和缓和阈值电压的园滑性(roll-off相对于栅长和栅宽的变化，阈值电压变化的量)。在其背景中存在以下2个原因(1)如果电流驱动力提高，则电路的工作速度加快，半导体芯片的工作频率提高，(2)如果阈值电压的roll-off被缓和，则相对于转移工序或加工工序时的栅长和栅宽的离散性，晶体管的阈值电压的变动变小，容易实现批量生产。在氧化硅(SiO2)的栅绝缘膜中，如果厚度为3nm以下，则从硅衬底朝向栅电极的直接隧道效应引起的栅漏泄电流变得显著，因此，氧化硅的栅绝缘膜的膜厚的极限约为3nm。但是，为了提高电流驱动力，要求以氧化硅膜换算的栅绝缘膜的膜厚(以下，称为换算膜厚)为3nm以下。再者，如果氧化硅的栅绝缘膜与包含高浓度的硼的多晶硅膜(作为表面沟道型的P型MOSFET的栅电极来使用)相接而被形成，则多晶硅膜中的硼在热处理时发...
【技术保护点】
一种半导体装置，具备至少一种ＭＯＳＦＥＴ，该ＭＯＳＦＥＴ具有设置在半导体衬底的主表面上的栅绝缘膜和设置在上述栅绝缘膜上的栅电极，其特征在于：上述栅绝缘膜具有第一２层膜，该第一２层膜是氧化硅膜和氧化氮化硅膜的２层膜，在至少１层中包含重氢原 子，或具有第二２层膜，该第一２层膜是氮化硅膜和氧化氮化硅膜的２层膜，在至少１层中包含重氢原子。
【技术特征摘要】
JP 2000-9-1 265228/001.一种半导体装置，具备至少一种MOSFET，该MOSFET具有设置在半导体衬底的主表面上的栅绝缘膜和设置在上述栅绝缘膜上的栅电极，其特征在于上述栅绝缘膜具有第一2层膜，该第一2层膜是氧化硅膜和氧化氮化硅膜的2层膜，在至少1层中包含重氢原子，或具有第二2层膜，该第一2层膜是氮化硅膜和氧化氮化硅膜的2层膜，在至少1层中包含重氢原子。2.如权利要求1中所述的半导体装置，其特征在于上述第一2层膜具有在氧化硅膜上层叠了氧化氮化硅膜的结构，上述第二2层膜具有在氧化氮化硅膜上层叠了氮化硅膜的结构。3.如权利要求2中所述的半导体装置，其特征在于上述第一2层膜的上述氧化氮化硅膜的厚度比上述氧化硅膜的厚度厚。4.如权利要求2中所述的半导体装置，其特征在于上述第二2层膜的上述氧化氮化硅膜的厚度比上述氮化硅膜的厚度厚。5.如权利要求2中所述的半导体装置，其特征在于上述第一和第二2层膜在各自的第1层和第2层中包含重氢原子。6.如权利要求1中所述的半导体装置，其特征在于上述半导体装置具有被供给的最大施加电压各自不同的多个功能块，上述至少一种MOSFET是上述栅绝缘膜的厚度不同的多种MOSFET之一，根据上述栅绝缘膜的厚度，分别在上述多个功能块中设置上述多种MOSFET，以便耐受上述最大施加电压。7.如权利要求1中所述的半导体装置，其特征在于上述至少一种MOSFET还具有上述栅绝缘膜与上述栅电极的层叠体、部分地覆盖该层叠体的侧面外方的上述半导体衬底的上述...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。