多层金属-多层绝缘体-金属电容器的制作方法技术

本发明专利技术公开一种多层金属-多层绝缘体-金属电容器的制作方法，在硅衬底上进行，包括循环执行如下步骤：步骤1，制作多层绝缘体，所述多层绝缘体包括若干层高K值氧化硅薄膜，两相邻高K值氧化硅之间夹有一层高K值氮化硅薄膜；步骤2，刻蚀去除部分所述多层绝缘体；步骤3，沉淀低k值介质层覆盖所述步骤2中剩余的部分所述多层绝缘体；步骤4，化学机械研磨所述低k值介质层上表面；步骤5，在位于所述多层绝缘体竖直上方的低k值介质层中制作通孔，所述通孔底端接触所述多层绝缘体的上表面，在所述低k值介质层与所述多层绝缘体在竖直方向上无重叠的区域制作金属槽；步骤6，在所述通孔和金属槽中填充金属后进行化学机械研磨。以改善电容器性能。

【技术实现步骤摘要】

本专利技术涉及电容器，具体地，涉及一种
技术介绍
电容器是集成电路中的重要组成单元，广泛运用于存储器，微波，射频，智能卡，高压和滤波等芯片中。在芯片中广为采用的电容器构造是平行于硅片衬底的金属-绝缘体-金属(MIM)。其中金属是制作工艺易与金属互连工艺相兼容的铜、铝等，绝缘体则是氮化硅、氧化硅等高介电常数(k)的电介质材料。改进高k电介质材料的性能是提高电容器性能的主要方法之一。等离子体增强型化学气相沉积方法(PECVD, Plasma Enhanced Chemical VaporDeposition)因其沉积温度低而被广泛用于金属互连工艺中的薄膜沉积。高k值绝缘体氮化硅可以利用PECVD方法通过硅烷和氨气在等离子环境下反应生成。高k值绝缘体氧化硅可以利用PECVD方法通过硅烷和一氧化二氮在等离子环境下反应生成。氮化硅薄膜中的硅氮键(Si-N)的稳定性弱于氧化硅薄膜中的硅氧键(Si-Ο)。导致在高电压下，氮化硅薄膜电容器的漏电流较大。中国专利CN101783286A介绍了一种改进铝-绝缘体-钽化物MM电容器性能的方法。通过PECVD在氮化硅层上覆盖氧化硅层，提高了绝缘体薄膜中原子之间结合键的稳定性，从而有效地改善了该MIM电容器的性能。随着芯片尺寸的减少，以及性能对大电容的需求，如何在有限的面积下获得高密度的电容成为一个非常有吸引力的课题。随着半导体集成电路制造技术的不断进步，性能不断提升的同时也伴随着器件小型化，微型化的进程。越来越先进的制程，要求在尽可能小的区域内实现尽可能多的器件，获得尽可能高的性能。垂直于硅片衬底的金属-氧化物-金属(MOM)是一种在较小的芯片面积内实现较大电容的方法。其中的氧化物不仅仅局限于氧化硅，在实际应用中包括氮化硅等高介电常数(k)的电介质材料。MOM电容器制作工艺与金属互连工艺的兼容性比较好，电容器两级的外连可以和金属互连工艺同步实现。利用PECVD方法制作的氮化硅薄膜和氧化硅薄膜内会残留大量的硅氢键(Si-H)。硅氢键使绝缘体薄膜内存在较多电荷，降低了金属-绝缘体-金属MOM电容器的性能。因此，提供一种能够更有效地改善绝缘体薄膜中原子之间结合键的稳定性，进一步改进高k电介质材料的性能和提高MOM电容器的性能的电容器就显得尤为重要了。
技术实现思路
本专利技术的目的是提高层间电容器的电容，改善金属-多层绝缘体-金属(MOM)电容器的击穿电压、漏电流等各电特性，以及各器件间的电学均匀性。本专利技术公开一种，在娃衬底上进行，其特征在于，包括循环执行如下步骤步骤1，制作多层绝缘体，所述多层绝缘体包括若干层高K值氧化硅薄膜，两相邻高K值氧化硅薄膜之间夹有ー层高K值氮化硅薄膜； 步骤2，刻蚀去除部分所述多层绝缘体； 步骤3，沉淀低k值介质层覆盖所述步骤2中剰余的部分所述多层绝缘体； 步骤4，化学机械研磨所述低k值介质层上表面； 步骤5，在位于所述多层绝缘体竖直上方的低k值介质层中制作通孔，所述通孔底端接触所述多层绝缘体的上表面，在所述低k值介质层与所述多层绝缘体在竖直方向上无重叠的区域制作金属槽； 步骤6，在所述通孔和金属槽中填充金属后进行化学机械研磨。上述的方法，其中，所述高K值氧化硅薄膜通过多次循环执行如下步骤形成 步骤111，沉积氧化硅； 步骤112，提供含氧气体处理所述沉积的氧化硅； 所述高K值氮化硅薄膜通过多次循环执行如下步骤形成 步骤121，沉积氮化硅； 步骤122，提供含氧气体处理所述沉积的氮化硅。上述的方法，其中，所述氧化硅利用PECVD方法通过硅烷和ー氧化ニ氮在等离子环境下反应生成；所述氮化硅利用PECVD方法通过硅烷和氨气在等离子环境下反应生成。上述的方法，其中，所述含氧气体包括一氧化氮、ー氧化ニ氮、一氧化碳、和ニ氧化碳。上述的方法，其中，所述步骤111中，氧化硅沉积厚度取值范围为I纳米至10纳米，所述步骤121中，氮化硅沉积厚度取值范围为I纳米至10纳米。上述的方法，其中，所述含氧气体处理过程中，气体流量取值范围为2000sccm至6000sccm,处理温度取值范围为300摄氏度至600摄氏度。上述的方法,其中，所述反应气体娃烧的流量取值范围为25sccm至600sccm,所述反应气体ー氧化ニ氮的流量取值范围为9000sccm至20000sccm,娃烧与ー氧化ニ氮的流量比取值范围为I : 15至I :800，成膜速率取值范围为10纳米/分钟至5000纳米/分钟。上述的方法，其中，在所述步骤5中，所述金属槽与所述多层绝缘体在水平方向上无重叠。上述的方法，其中，在所述步骤5中，所述通孔和金属槽的制作包括光刻后刻蚀的步骤，所述通孔的刻蚀止于所述多层绝缘体上表面。上述的方法，其中，步骤6中包括沉积铜的扩散阻挡层。本专利技术通过改进PECVDエ艺，更有效地改善绝缘体薄膜中原子之间结合键的稳定性，进ー步改进高k电介质材料的性能和提高MOM电容器的性能。从而满足不断微型化的芯片对高性能电容器的要求。 附图说明通过阅读參照以下附图对非限制性实施例所作的详细描述，本专利技术及其特征、夕卜形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本专利技术的主在附图中，为清楚明了，放大了部分部件，对于相同部件，仅标示其中部分，本领域技术人员可以结合具体实施方式部分理解。图I至图6示出了根据本专利技术的，一种的各个步骤的示意图。具体实施例方式以下结合附图及具体实施方式对本专利技术进行进一步详细说明。此处所描述的具体实施方式仅用于解释本专利技术，并不用于限定本专利技术的保护范围。本专利技术的在硅衬底100上进行，具体地，参考图I至图5，先执行步骤1，制作多层绝缘体2，所述多层绝缘体2包括若干层高K值氧化硅薄膜21，两相邻高K值氧化硅薄膜21之间夹有一层高K值氮化硅薄膜22，如图I所示；步骤2，刻蚀去除部分所述多层绝缘体2，得到图2中的位于电容区的剩余多层绝缘体2 ;步骤3，沉淀低k值介质层I覆盖所述步骤2中剩余的部分所述多层绝缘体2 ;步骤4， 化学机械研磨所述低k值介质层I上表面，见图3 ;步骤5，在位于所述多层绝缘体2竖直上方的低k值介质层I中制作通孔102，所述通孔102底端接触所述多层绝缘体2的上表面，在所述低k值介质层I与所述多层绝缘体2在竖直方向上无重叠的区域制作金属槽101 ；步骤6，在所述通孔102和金属槽101中填充金属3后进行化学机械研磨。所述金属3采用铜。然后循环执行上述步骤，就能得到如图6所示的多层金属-多层绝缘体-金属电容器。更为具体地，其中，所述高K值氧化硅薄膜21通过多次循环执行如下步骤形成步骤111，沉积氧化硅；步骤112，提供含氧气体处理所述沉积的氧化硅；所述高K值氮化硅薄膜22通过多次循环执行如下步骤形成步骤121，沉积氮化硅；步骤122，提供含氧气体处理所述沉积的氮化硅。其中，所述氧化硅利用PECVD方法通过硅烷和一氧化二氮在等离子环境下反应生成；所述氮化硅利用PECVD方法通过硅烷和氨气在等离子环境下反应生成。进一步地，所述含氧气体包括一氧化氮、一氧化二氮、一氧化碳、和二氧化碳。在一个具体实施例中，所述步骤111中，氧化硅沉积厚度取值范围为I纳米至10纳米，所述步骤121中，氮化硅沉积厚度取值范围为I纳米至1本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：毛智彪，胡友存，徐强，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：