叠栅SiC-MIS电容的制作方法技术

本发明专利技术公开了一种叠栅SiC-MIS电容的制作方法，主要解决SiC功率MIS器件栅泄漏电流过大、SiC和SiO2界面态密度过高以及击穿特性较差的问题。其制作过程是：对N型SiC外延片进行标准湿法清洗；通过干氧氧化方法生长一层SiO2薄膜，形成底层栅介质；在ECR?PE-MOCVD系统中对生长的SiO2薄膜进行N等离子体处理；利用原子层淀积ALD方法淀积Al2O3介质膜，形成顶层栅介质；电子束蒸发衬底金属形成零电极；最后剥离形成栅金属，完成器件的制作。本发明专利技术提高了SiC-MIS电容在高温高功率应用时的栅介质可靠性，可用于大规模SiC-MIS器件和电路的制作。

【技术实现步骤摘要】

本专利技术属于微电子
，涉及半导体器件的制作，特别是一种，以在可以接受的界面态密度条件下改善器件的击穿特性，以提高其在高温、大功率应用时的可靠性。
技术介绍
SiC具有独特的物理、化学及电学特性，是在高温、高频、大功率及抗辐射等极端应用领域极具发展潜力的半导体材料。SiC功率MOSFET的最佳工作状态与栅介质绝缘层界面特性及体特性紧密相关。SiO2和SiC界面高界面态导致沟道迁移率低、开关速度慢、影响器件迁移率，还会增大泄漏电流，导致阈值电压和低频1/f噪声的增加等，目前在制作高可靠性SiC-MOS电容方面存在以下问题利用热氧化方法制作的SiC-MOS电容具有很高的界面态密度，另外，高场应力下，SiC上氧化层中的F-N电流将变得很大，尤其是在高温工作时热SiO2中存在漏电流增大和介质击穿电场EBD漂移现象，这就加速了氧化层的失效，从此既可以看出热氧化方法并非是一种理想的栅介质技术。为改善SiC-MOS电容界面性质以及提高栅介质可靠性，目前的主要方法集中在退火工艺的研究上，如传统的Ar、H2退火、氮氧化物退火(N0、N20)，氧化前N离子注入，而这些都是通过在界面处导入更多的Ar、H及N元素的原理以降低界面态密度，但是通过实验发现，这些方法导入元素的比例非常小，界面态密度并不能被很好的降低；另外为提高栅介质可靠性采用一些高K材料如Gd203、Hf02、AlN、Si3N4等做栅介质，但是研究表明，在以这些栅介质材料做成的SiC-MIS电容仍旧存在很高的栅泄漏电流。
技术实现思路
本专利技术的目的在于针对上述工艺的不足，提出一种，以降低SiC-MIS电容栅介质层泄漏电流，降低SiC和SiO2界面态密度，提高SiC-MIS电容的击穿电压，改善SiC-MIS电容在高温、大功率应用时的可靠性。为实现上述目的，本专利技术的给出如下两种技术方案技术方案一，一种，包括以下步骤第一步对N型SiC外延片样品的表面进行标准湿法工艺清洗第二步在SiC外延片样品正面的外延面制作氮化二氧化硅膜，形成底层栅介质(2a)将表面清洗处理后的SiC外延片样品在温度为750°C的N2环境中推入氧化炉恒温区进行升温；(2b)当温度升至1180°C时，通入纯氧气，在干氧条件下氧化SiC外延片样品正面IOmin,生成厚度为8nm的SiO2氧化膜；(2c)在电子回旋共振ECR-PE MOCVD系统中对已生成的SiO2氧化膜进行氮等离子体处理，工艺条件为微波功率650土 50W，温度为600±50°C，N2流量为70土 lOsccm，等离子体处理时间为7. 5min ；第三步，淀积Al2O3栅介质薄膜，形成上层栅介质(3a)将进行氮等离子体处理后的SiC样品放入原子层淀积反应室中，以三甲基铝TMA和H2O为源生长Al2O3薄膜，设置温度为300±50°C，气压为2Torr ；(3b)对生长完氮化SiO2膜的样品表面先进行I. 5秒的TMA脉冲冲洗，再依次进行2. 5秒的N2脉冲冲洗、I. 0秒的水蒸气脉冲冲洗和3. 0秒的N2脉冲冲洗；(3c)对冲洗后的样品重复进行200个周期的Al2O3薄膜淀积，得到厚度为20nm的Al2O3薄膜；第四步在淀积完Al2O3薄膜的SiC样品背面制作衬底电极(4a)将淀积完Al2O3薄膜的SiC样品置于电子束蒸发室中，蒸发室的真空度为1.6 X ICT3Pa,蒸发速率为 0. 3nm/s ；(4b)在淀积完Al2O3薄膜的SiC样品背面蒸发三种金属Ti/Ni/Au做衬底电极，其厚度分别为30nm、250nm和200nm ；(4c)最后将做完衬底电极的SiC样品置于退火炉中在950°C下进行合金退火30分钟；第五步在制作完衬底电极的SiC样品正面制作栅电极，完成SiC-MIS电容的制作。技术方案二，一种，包括以下步骤第I步对N型SiC外延片样品的表面进行标准湿法工艺清洗第2步在清洗后的SiC外延片样品背面进行衬底电极之前的处理2a)在表面清洗处理过的SiC样品背面通过热氧化方法生长厚度为IOnm的SiO2氧化膜；2b)用5%的HF酸对已生成的SiO2氧化膜进行清洗；2c)将清洗后的SiC样品在沸水中浸泡lOmin，再用去离子水清洗；第3步在SiC外延片正面外延面制作氮化二氧化硅膜，形成底层栅介质3a)将正反面处理后的SiC样品置入温度为750°C的N2环境的氧化炉恒温区进行升温；3b)当温度升至1180°C时，通入纯氧气，在干氧条件下氧化SiC外延片表面lOmin，在SiC样品正面生成厚度为8nm的SiO2氧化膜；3c)在电子回旋共振ECR-PE MOCVD系统中，对已生成的SiO2氧化膜进行氮等离子体处理，工艺条件为微波功率650土 50W，温度为600±50°C，N2流量为70土 lOsccm，等离子体处理时间为7. 5min ；第4步，淀积Al2O3栅介质薄膜，形成上层栅介质4a)将进行氮等离子体处理后的SiC样品放入原子层淀积反应室中，以三甲基铝TMA和H2O为源，在生长完氮化SiO2的表面生长Al2O3薄膜，设置温度为300±50°C，气压为2Torr ；4b)对生长完氮化SiO2膜的样品表面先进行I. 5秒的TMA脉冲冲洗，再依次进行 2.5秒的N2脉冲冲洗、I. O秒的水蒸气脉冲冲洗和3. O秒的N2脉冲冲洗；4c)对冲洗后的SiC样品重复进行200个周期的Al2O3薄膜淀积，得到厚度为20nm的Al2O3薄膜；第5步在淀积完Al2O3薄膜的SiC样品背面制作衬底电极5a)将淀积完Al2O3薄膜的SiC样品置于电子束蒸发室中，蒸发室的真空度为I.6 X ICT3Pa,蒸发速率为 0. 3nm/s ；5b)在SiC样品背面蒸发厚度为30nm/250nm/200nm的三种金属Ti/Ni/Au做衬底电极； 第6步在制作完衬底电极的SiC样品正面制作栅电极，完成SiC-MIS电容的制作。本专利技术与现有技术相比具有如下优点(I)本专利技术由于在SiC表面生成超薄SiO2氧化膜做底层栅介质，可以极大的减小栅泄漏电流，改善氧化层的击穿特性和可靠性。(2)本专利技术由于通过等离子体的方式对超薄SiO2氧化膜进行氮化，不但可以提高氮元素的含量，而且可以形成较强的Si-N键和O-N键，使得SiC和SiO2界面及其附近的氧化层得到了一定程度的硬化，改善SiC和SiO2界面特性。附图说明图I是本专利技术的实施例I的制备流程图；图2是本专利技术实施例2的制备流程图。具体实施例方式参照图I，本实例的实现步骤如下步骤1，采用标准清洗方法RCA对4H_SiC N型外延片样品进行表面清洗(Ia)将4H_SiC N型外延片样品依次浸在丙酮，无水乙醇中各5min，再用去离子水DIW冲洗，以去除外延片样品表面的油脂；(Ib)将第一次清洗后的SiC样品置于H2SO4 H2O2 = I I的溶液中，浸泡15min，然后用去离子水冲洗；(Ic)将第二次清洗后的SiC样品置于HF H2O = I 10的溶液中浸泡lmin，以漂去自然氧化层，并用去离子水冲洗；(Id)将第三次清洗后的SiC样品浸在NH4OH H2O2 DIff = 3 3 10的溶液中煮沸，再用去离子水冲洗；(Ie)将第四次清洗后的SiC样品置于HF H2O = I 10的溶液中本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：刘莉，王德君，马晓华，杨银堂，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：