半导体器件制造技术

通过用金属形成沟槽电容器的电极的至少一部分，可以降低电极的表面电阻，因为可以缩短由ＣＲ延迟引起的信号传播时间，所以可以缩短读出／写入时间。此外，通过形成埋入栅电极，可以实现用ＤＲＡＭ以及ＤＲＡＭ／逻辑电路混合器件求得的单元面积的微细化，栅长度变长，可以降低短沟道效应，由于在栅电极上淀积绝缘保护膜，因而可以自对准形成位线触点。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及，更详细地说涉及在DRAM，和DRAM与逻辑电路的混合器件等中，可以高速动作和高度集成化的。
技术介绍
沟槽电容器和堆叠电容器作为DRAM的存储节点，是当今的主流，特别是沟槽电容器，大多作为适宜和逻辑电路混合的电容器使用。其原因是，可以在形成逻辑电路前形成电容器，对逻辑电路工序的影响少，以及因为电容器被埋设在硅衬底内，所以在配线工序中不需要如堆叠电容器那样深的触点工序。以下，对和本专利技术有关的沟槽电容器的构成，参照其制造方法说明。图19以及图20，是与本专利技术有关的沟槽电容器的制造方法的工序断面图。首先，如图19A所示，在硅衬底101上淀积5nm的硅氧化膜102，150nm的硅氮化膜103，通过光刻工序，除去开槽区域的光刻胶104，用RIE(反应离子刻蚀)法，刻蚀除去硅氧化膜102和硅氮化膜103。如图19B所示，仍然用RIE法刻蚀硅衬底101，在形成距硅衬底表面深5μm的沟槽105之后，除去光刻胶104。如图19C所示，在沟槽105的内壁上形成厚度5nm的硅氮化膜106。进而，淀积500nm厚度的用砷(As)等掺杂为n型的第1多晶硅107，把沟槽105全部填埋本文档来自技高网...

【技术保护点】
具有沟槽电容器的半导体器件，上述沟槽电容器具备： 半导体衬底表面部分上形成的沟槽； 上述沟槽内壁表面上设置的绝缘层； 在设置有上述绝缘层的上述沟槽内部设置的电极部分； 上述电极部分具有由金属组成的部分。

【技术特征摘要】
JP 2001-3-23 085882/20011.具有沟槽电容器的半导体器件，上述沟槽电容器具备半导体衬底表面部分上形成的沟槽；上述沟槽内壁表面上设置的绝缘层；在设置有上述绝缘层的上述沟槽内部设置的电极部分；上述电极部分具有由金属组成的部分。2.权利要求1所述的半导体器件，上述电极部分进一步具有由多晶硅组成的部分。3.权利要求2所述的半导体器件，组成上述多晶硅的部分，被设置在上述沟槽内壁表面上的上述绝缘层和由上述金属组成的部分之间。4.权利要求1所述的半导体器件，上述电极部分进一步具有由金属氮化物组成的部分。5.权利要求4所述的半导体器件，由上述金属氮化物组成的部分，被设置在由上述多晶硅组成的部分和由上述金属组成的部分之间。6.权利要求1所述的半导体器件，上述沟槽的内部，沿着深度方向从底面开始被顺序分成第1、第2以及第3区域，上述绝缘层，被设置在上述沟槽的底面以及从底面跨越上述第1以及第2区域的内壁表面上，上述电极部分，在上述第1区域中，在设置有上述绝缘层的底面上以及内壁表面上，设置由第1多晶硅组成的部分，在由上述第1多晶硅组成的部分的表面上，设置由第1金属氮化物组成的部分，在由上述第1金属氮化物组成的部分的表面上，埋入由第1金属组成的部分，在上述第2区域中，在设置有上述绝缘层的内壁表面上以及上述第1区域的表面上，设置由第2多晶硅组成的部分，在由上述第2多晶硅组成的部分的表面上，设置由第2金属氮化物组成的部分，在由上述第2金属氮化物组成的部分的表面上，埋入由第2金属组成的部分，在上述第3区域中，在没有设置上述绝缘层的内壁表面上以及上述第2表面上，设置由第3多晶硅组成的部分，在由上述第3多晶硅组成的部分的表面上，设置由第3金属氮化物组成的部分，在由上述第3金属氮化物组成的部分的表面上，埋入由第3金属组成的部分，在上述半导体衬底中的上述第3多晶硅的周围，形成有扩散区域。7.权利要求1所述的半导体器件，上述沟槽的内部，沿着深度方向，从底面开始被顺序分成第1、第2以及第3区域，上述绝缘层，被设置在上述沟槽底面上以及从底面起跨过上述第1以及第2区域的内壁表面上，上述电极部分，在上述第1区域中，在设置有上述绝缘层的底面上以及内壁表面上，设置由第1多晶硅组成的部分，在由上述第1多晶硅组成的部分的表面上，设置由第1金属氮化物组成的部分，在由上述第1金属氮化物组成的部分上，埋入由第1金属组成的部分，在上述第2区域中，在设置有上述绝缘层的内壁表面上，设置由第2多晶硅组成的部分，在设置有由上述第2多晶硅组成的部分的内壁表面上以及上述第1区域的表面上，设置由第2金属氮化物组成的部分，在由上述第2金属氮化物组成的部分的表面上，埋入由第2金属组成的部分，在上述第3区域中，在没有设置上述绝缘层的内壁表面上，设置由第3多晶硅组成的部分，在设置有由上述第3多晶硅组成的部分的内壁表面上以及上述第2表面上，设置由第3金属氮化物组成的部分，在由上述第3金属氮化物组成的部分的表面上，埋入由第3金属组成的部分，在上述半导体衬底中的上述第3多晶硅的周围，形成有扩散区域。8.权利要求1所述的半导体器件，上述沟槽的内部，沿着深度方向，从底面开始被顺序分成第1、第2以及第3...

【专利技术属性】
技术研发人员：小池英敏，佐贯朋也，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]