半导体元件的测试方法技术

一种半导体元件的测试方法，其中包括：　　　　将形成了半导体元件的半导体晶圆定位在板状构件的表面上的工序；　　　　通过切断所述半导体晶圆，在所述表面上将所述半导体晶圆分离成多个半导体芯片的工序；以及　　　　在将所述多个半导体芯片定位于所述表面上的状态下，测试在各所述多个半导体芯片上形成的所述半导体元件的电学特性的工序。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术一般涉及，特别涉及在半导体装置的制造工序的装配工序之前进行的。
技术介绍
一直以来，半导体元件的电学特性测试在大的范围上分成两次来进行。首先，在每一个切割线包围的区域上进行称为晶圆测试的第一次测试。通过沿该切割线切断半导体晶圆，从半导体晶圆取出多个半导体芯片。晶圆测试的结果，仅是断定为合格品的半导体芯片被继续传送到装配工序。然后，经过装配工序并在成为最终产品的状态下进行称为最终测试的第二次测试。作为其他的传统技术，有在特开平6-5668号公报上公告了从晶圆上仅分选合格品半导体芯片的半导体芯片的制造方法。还有，在特开平7-74131号公报上公告了可从厚度薄的晶圆上容易地取出半导体芯片的切割装置和半导体芯片的加工方法。如果通过进行上述的测试可以完全保证最终产品的质量，则在装配工序后只需进行简单的测试即可出厂产品。但是，在以前的晶圆测试中，在被分离成半导体芯片之前的半导体晶圆的状态下，测试半导体元件的电学特性。因而，在最终产品时，被分离成各个半导体芯片的半导体元件在晶圆测试阶段处在与物理性质有关的状态，不能排除发生在半导体芯片间的电气影响来进行测试。因此，在晶圆测试阶段，存在所谓的不能对最终产品上应实现的电学特性加以测试的问题。这个问题随着近年来IC(Integrated Cireuit)图案的微细化和高性能化而更加突出。另外，为了使进行晶圆测试的半导体元件的电学特性更接近于最终产品，考虑了从半导体晶圆取出半导体芯片后进行测试的方法。这时，可以对分离成各个半导体芯片状态的半导体元件进行测试。但是，为了对每个半导体芯片进行晶圆测试，要在测试用的夹具上定位各半导体芯片，还需要用以在测试后将半导体芯片从夹具上卸下来的装置。这种装置要求有很高的定位精度，装置的数量也庞大，因此需要高额的设备投资。基于这些理由，如用传统技术所说明的那样，半导体元件的测试现状是需要进行在半导体晶圆阶段的晶圆测试和对最终产品进行的最终测试。为了发现在装配工序中的问题，最终测试是不可缺少的。但也有不是起因于在装配工序中的处理，而仅仅将在晶圆测试中不能发现的不合格品在最终测试阶段加以判明而进行最终测试的情况。在这种情况下，在装配工序以后的工序中对该不合格品进行的作业全部是徒劳的。因此，产生了半导体装置的制造成本增大这种经营方面的大问题。近年来，将多个半导体芯片组装到同一个封装内来进行装配的MCP(Multi Chip Pakage多片封装)增加。若组装到MCP的多个半导体芯片中的一个是不合格品，则在最终测试阶段判明时，组装到MCP的其它半导体芯片也构成浪费。在这样的装配工序中，有使产品上的附加成本增加的倾向；因此，由于不能发现晶圆测试中的不合格品而使损失增大。另外，在上述的MCP中，需要将多个半导体芯片在厚度方向上重叠组装在同一封装内。为此，必须在组装工序之前进行研磨，将半导体芯片的厚度减至比以前更薄的厚度。但是，在晶圆测试之前对半导体晶圆的背面进行研磨时，降低了半导体晶圆的刚性。因此，进行晶圆测试时，发生了半导体晶圆不能耐受测试装置的探针的针压的问题。因而，在这样的现状下，只好首先进行晶圆测试，然后再进行研磨。这时，由于在与最终产品的厚度不同的厚度状态下进行晶圆测试，同样发生不能测试在最终产品上应实现的电学特性的问题。
技术实现思路
本专利技术的目的是解决上述的课题，提供可以高精度进行在装配工序之前进行的电学特性测试的方法。本专利技术的包括将形成了半导体元件的半导体晶圆定位在板状构件的表面上的工序；通过切断半导体晶圆，在表面上将半导体晶圆分离成多个半导体芯片的工序；在多个半导体芯片定位于表面上的状态下，测试在多个半导体芯片的各芯片上形成的半导体元件的电学特性的工序。附图说明图1是表示在本专利技术的实施例1中的的第一工序的透视图。图2是表示在本专利技术的实施例1中的的第一工序的平面图。图3是表示在本专利技术的实施例1中的的第二工序的透视图。图4是表示在本专利技术的实施例1中的的第二工序的剖面图。图5是表示示于图3和图4的保持具的变形例的平面图。图6是为了说明图5中的保持具的构造的剖面图。图7是表示图3和图4所示的保持具的另一变形例的平面图。图8是说明图7中的保持具的构造的剖面图。图9是表示在本专利技术的实施例1中的的第三工序的平面图。图10是表示在本专利技术的实施例1中的的第三工序的剖面图。图11是表示在本专利技术的实施例1中的的第四工序的侧面图。图12是表示在本专利技术的实施例1中的的第四工序的剖面图。具体实施例方式参照附图，就本专利技术的实施例进行说明。(实施例1)下面就装配工序(将从半导体晶圆中取出的半导体芯片搭载到封装上的工序)前进行的进行说明。参照图1，通过进行预定的制造工序，在由硅等形成的半导体晶圆10上形成半导体元件20。图2是将图1所示的半导体晶圆10的表面10a的一部分放大后的平面图。参照图2，在已形成半导体元件20的半导体晶圆10的表面10a上用后续的切割工序中的切割锯形成切断的切割线26。通过切割工序，从半导体晶圆10取出多个半导体芯片。在切割线26包围的区域上形成构成各半导体芯片的半导体元件20。在半导体晶圆10的表面10a上形成多个电极25。接着，将半导体晶圆10放置在研磨装置上，研磨半导体晶圆10的背面10b。背面10b是形成半导体元件20的表面10a的相反面。例如，半导体晶圆10是具有厚度725μm的8英寸晶圆时，经过该研磨，半导体晶圆10的厚度减薄到100μm至150μm左右。因此，可以减小从半导体晶圆10取出的半导体芯片的高度。参照图3，将半导体晶圆10粘贴到测试用夹具1的表面1a上。这时，将半导体晶圆10定位，使半导体晶圆10的背面10b与测试用夹具1的表面1a相对。图4是沿图3中的IV-IV线上的剖面图。参照图3和图4，测试用夹具1由片状的切割片2和环状的保持具3构成。保持具3沿着切割片2的周边延伸。保持具3的内周部分3m的形状被适当确定，使在可以在后续的工序中设置的测试装置上装卸测试用夹具1。切割片2通过粘结剂粘贴到保持具3上。切割片2由聚氯乙稀或类似的软质合成树脂形成。切割片2有100μm左右的厚度。保持具3由不锈钢(SUSJIS名)构成。保持具3也可用其它金属或具有一定刚性的合成树脂形成。再有，在本实施例中，作为构成测试用夹具1的构件，使用了切割片2和保持具3，但也不受此限。例如，也可采用以具有刚性的板状构件替代切割片的保持具。再者，这样的板状构件也可与保持具一体地构成测试用夹具。在图6中，描述了沿图5中的VI-VI线上的剖面的形状。参照图5和图6，测试用夹具40由片状的切割片41和保持具42构成。保持具42有正方形的形状。在保持具42的中央部位由保持具42的内周部分42m形成预定的圆形开口。保持具42的内周部分42m的形状被适当地确定，以使测试用夹具40在后续的工序中可在被设置的测试装置上装卸。切割片41用粘结剂粘贴到保持具42上。在图8中描述了沿图7中VIII-VIII线上的剖面的形状。参照图7和图8，测试用夹具50由片状的切割片51、环状的保持具53和比环状保持具53小一圈的保持具52构成。保持具52的内周部分52m的形状被适当确定，以使测试用夹具50在后续工序中可在被设置的测试装置上装卸，保持具53的内周部分53m本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体元件的测试方法，其中包括将形成了半导体元件的半导体晶圆定位在板状构件的表面上的工序；通过切断所述半导体晶圆，在所述表面上将所述半导体晶圆分离成多个半导体芯片的工序；以及在将所述多个半导体芯片定位于所述表面上的状态下，测试在各所述多个半导体芯片上形成的所述半导体元件的电学特性的工序。2.如权利要求1所述的半导体元件的测试方法，其特征在于测试所述半导体元件的电学特性的工序包含在用以测试所述半导体元件的电学特性的装置上设置所述板状构件的工序，所述板状构件设置成可在所述装置上自由装卸。3.如权利要求1所述的半导体元件的测试方法，其特征在于在所述半导体晶圆的定位工序之前，还设有对所述半导体晶圆的背面进行研磨的工序；所述半导体晶圆的定...

【专利技术属性】
技术研发人员：西桥良二，小林邦夫，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：