【技术实现步骤摘要】
本专利技术涉及一种具备埋入层间绝缘膜内的嵌入式布线的。
技术介绍
近年来,在超高集成电路(ULSIUltra Large Scale Integrated-circuit)那样的集成度高的半导体装置中,要求信号传输高速化,同时还要求对因电力消耗增大而变得严重的电子迁移具有高的抗耐能力。作为满足这种要求的布线材料,以前使用了铝合金。最近,为了达到信号传播的更加高速化,因此采用电阻率低并且其抗电子迁移特性比铝合金还要高一个数量级的铜作为布线材料。在这里,有两种特别适宜形成铜布线的加工方法,即单镶嵌(damascene)法和双镶嵌(damascene)法。单镶嵌法是反复进行向在层间绝缘膜上形成的连接孔内嵌入导体材料后,通过进行化学性机械研磨(Chemical Mechanical Polishing、以下记作CMP)除去层间绝缘膜上多余的布线材料形成插头的工序;和形成上层层间绝缘膜,向上层的层间绝缘膜上形成的布线槽内嵌入导体材料后,进行CMP形成和插头连接的布线的工序。另一方面,双镶嵌法是反复进行在一个层间绝缘膜上形成连接孔和与此连接孔重叠的布线槽,在该连接孔以及布 ...
【技术保护点】
一种半导体装置,其特征在于,具备:设有半导体元件的基板;设置在所述基板上方的下层层间绝缘膜;设置在所述下层层间绝缘膜上的下层布线槽;设置在所述下层布线槽内,并且在侧面、底面、上面之中至少一面上具有凸部或凹部的 下层布线;在所述下层层间绝缘膜以及下层布线的上方设置的上层层间绝缘膜;和贯通所述上层层间绝缘膜并和所述下层布线的一部分接触的上层插头。
【技术特征摘要】
JP 2003-9-9 2003-3165681.一种半导体装置,其特征在于,具备设有半导体元件的基板;设置在所述基板上方的下层层间绝缘膜;设置在所述下层层间绝缘膜上的下层布线槽;设置在所述下层布线槽内,并且在侧面、底面、上面之中至少一面上具有凸部或凹部的下层布线;在所述下层层间绝缘膜以及下层布线的上方设置的上层层间绝缘膜;和贯通所述上层层间绝缘膜并和所述下层布线的一部分接触的上层插头。2.根据权利要求1所述的半导体装置,其特征在于,在所述下层布线槽的底面设置有凹部或凸部;所述下层布线的所述凸部或凹部具有和所述凹部或凸部相仿的形状。3.根据权利要求1所述的半导体装置,其特征在于,在所述下层布线槽的侧面设置有凹部或凸部;所述下层布线的所述凸部或凹部具有和所述凹部或凸部相仿的形状。4.根据权利要求1所述的半导体装置,其特征在于,在所述下层布线槽的壁面设置有不规则形状的凹凸部;所述下层布线的所述凸部具有与所述凹凸部的凹部相仿的形状。5.根据权利要求1~4中任一项所述的半导体装置,其特征在于,所述下层布线包含由铜膜构成的部分。6.一种半导体装置,其特征在于,具备设有半导体元件的基板;设置在所述基板上方的下层层间绝缘膜;设置在所述下层层间绝缘膜上的下层布线槽;设在所述下层布线槽内的下层布线;覆盖所述下层布线上面的应力缓和用导体膜;设置在所述应力缓和用导体膜上方的上层层间绝缘膜;和贯通所述上层层间绝缘膜并和所述应力缓和用导体膜的一部分接触的上层插头。7.根据权利要求6所述的半导体装置,其特征在于,所述应力缓和用导体膜是TaN膜。8.一种半导体装置,其特征在于,具备设有半导体元件的基板;设置在所述基板上方的下层层间绝缘膜;设置在所述下层层间绝缘膜上的下层布线槽;设置在所述下层布线槽内,并由被注入了杂质离子的杂质含有导体膜组成的下层布线;在所述下层布线以及下层层间绝缘膜的上方设置的上层层间绝缘膜;和贯通所述上层层间绝缘膜并和所述下层布线的一部分接触的上层插头。9.根据权利要求8所述的半导体装置,其特征在于,所述杂质含有导体膜是含Si铜膜。10.一种半导体装置的制造方法,其特征在于,包括在设有半导体元件的基板上形成下层层间绝缘膜的工序(a);在所述下层层间绝缘膜上形成其壁面具有凸部或凹部的布线槽的工序(b);用导体材料填埋所述下层布线槽,形成具有与所述凹部或凸部相仿形状的下层布线的工序(c);在所述下层层间绝缘膜以及下层布线上方形成上层层间绝缘膜的工序(d);和形成贯通所述上层层间绝...
【专利技术属性】
技术研发人员:半田崇登,海本博之,上田哲也,
申请(专利权)人:松下电器产业株式会社,
类型:发明
国别省市:JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。