半导体器件制造技术

为了测量ＳＩＰ结构的封装外壳内单个芯片的工作电流，本发明专利技术提供一种半导体器件。该ＳＩＰ结构的封装外壳包括第一芯片和在封装外壳内连接到第一芯片的第二芯片，通过该第一芯片在封装外壳的内部和外部之间进行信号的发送／接收。第一芯片包括接口电路（６Ａ、６Ｂ），用于向第二芯片的所有信号端提供信号。控制接口电路的操作，以便可以由控制信号停止所述操作。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件，其中装在同一封装外壳内的多个芯片相互连接。
技术介绍
近年来，随着大规模LSI的发展和制造过程的复杂化，每个具有封装系统结构(此后称为SIP，system-in-package)的系统LSI的数量一直在增长，在该封装系统结构中，多个芯片装在同一封装外壳内。具体地说，如JP-A-20010267488(第20页、图1)所公开的，在一个芯片上堆叠另一个芯片，这些芯片通过导线焊接相互连接。通过这种方式，两个芯片构成单个LSI。通常在具有SIP结构的LSI中，如JP-A-2002-131400(第13页、图1)所公开的，通过下面一项技术来确认同一封装外壳上的芯片间的连接，即在芯片之间的连接部分设置测试电阻器以测量泄漏电流，从而测试芯片之间的连接。但是，在
技术介绍
中描述的具有SIP结构的LSI中，重要的不仅是确认安装后芯片之间的连接的技术，还有确认诸如芯片之间的存取时间的延迟特性、芯片之间的连接部位所消耗的电流以及每个芯片的静态电流的技术。可能存在这种情况，在装运到市场上后，由于可靠性问题器件特性或安装特性被改变。例如，在芯片之间的连接部位的电阻可能增大，或者集成的存储芯片的存取特性可能降低。在这种情况下，必须对具有SIP结构的LSI进行故障分析，以指出特性改变的原因。必须估计SIP结构内的各芯片的特性。在传统配置中，很难估计单个芯片的特性和芯片之间的特性。例如，如图13所示，在其中第一芯片1和第二芯片在同一封装外壳内通过导线连接在一起的LSI中，由于管脚的数量的限制，电源的VDD端通常共连到第一芯片和第二芯片。在这种配置中，当测量第二芯片2的工作电流时，通过第一芯片1上设置的接口电路6A和6B从LSI的外部控制第二芯片2，以估计工作电流。在这种情况下，接口电路6A和6B中消耗的电流(I1+I2+I5)叠加到第二芯片2中消耗的工作电流(I3+I4)上(其结果是ICC＝I1+I2+I3+I4+I5)，从而不能知道仅在第二芯片中消耗的工作电流(I3+I4)。在图13中，在第一芯片1上设置了包括控制端3A、地址端3B、输出端3C和VDD端(电源端)3D的外部焊点。在第一芯片1上第二芯片2的外围，提供了内部焊点4A、4B和4C。在第二芯片2上，分别提供了通过导线连接到内部焊点4A、4B、4C以及3D的内部焊点5A、5B、5C和5D。如果芯片以SIP结构在封装外壳内连接，则芯片之间的信号发送/接收的负载条件是未知的。在存储器的情况下，诸如存取时间和消耗电流的特征值极大地依赖于输出负载容量。关于存储单元的规格，测试条件被描述为30pF到50pF的输出负载容量。另一方面，在SIP结构的情况下，难以在几个pF的条件下精确估计诸如存取时间和消耗电流的特征值。
技术实现思路
针对上述不便完成了本专利技术。该专利技术意欲提供一种用于测量SIP结构的封装外壳内单个芯片的工作电流的装置。本专利技术还要提供一种用于测量单个芯片的静态电流的装置。本专利技术还要提供一种用于测量在实际负载条件下在封装外壳内的芯片之间的连接部位的存取时间的装置。为了达到上述目的，本专利技术提供第一半导体器件，其中装在同一封装外壳内的多个芯片通过导线或突起(bump)相互连接，其中，该多个芯片包括第一芯片和在该封装外壳内连接到第一芯片的第二芯片，通过该第一芯片在该封装外壳的内部和外部之间进行信号的发送/接收，所述第一芯片包括接口电路，用于向第二芯片的所有信号端提供信号，并且控制所述接口电路的操作以便可以由控制信号停止所述操作。根据所述第一半导体器件，由于可以由控制信号来控制接口电路的操作，因此如果接口电路的操作被部分或完全停止，则相互区分第一芯片和第二芯片，从而可以测量每单个芯片的工作电流以及在芯片间连接部位的工作电流。基于第一半导体器件本专利技术提供第二半导体器件，进一步包括开关元件，用于将外部信号端的一部分连接到第一芯片的内部信号端，通过所述外部信号端从外部向第一芯片提供信号，通过所述内部信号端向第二芯片提供信号，所述开关元件由控制信号接通。根据第二半导体器件，由于提供由控制信号接通的开关元件以便测量工作电流，因此如果通过接通开关元件而测量一次工作电流，就可以测量每单个芯片的工作电流以及在芯片之间的连接部位的工作电流。本专利技术提供第三半导体器件，其中，装在同一封装外壳内的多个芯片通过导线或突起相互连接，其中，该多个芯片包括第一芯片和在封装外壳内连接到第一芯片的第二芯片，通过该第一芯片在封装外壳的内部和外部之间进行信号的发送/接收，还包括第一电源线，用于通过第一开关元件向第一芯片供电，以及第二电源线，用于通过第二开关元件向第二芯片供电。根据第三实施例，由于提供了用于每单个芯片的电源线，因此可以测量每单个芯片的静态电流。本专利技术提供第四半导体器件，其中，装在同一封装外壳内的多个芯片通过导线或突起相互连接，其中，该多个芯片包括第一芯片和在封装外壳内连接到第一芯片的第二芯片，通过该第一芯片在封装外壳的内部和外部之间进行信号的发送/接收，还包括第一触发器，用于获取将从第一芯片输入到第二芯片的信号，第二触发器，用于获取将从第二芯片输出的信号，以及终端，通过该终端将来自第一和第二触发器的输出发送到封装外壳的外部。根据第四半导体器件，由于提供了第一触发器来获取将从第一芯片输入到第二芯片的信号，以及第二触发器来获取将从第二芯片输出的信号，从而将来自第一和第二触发器的输出输出到封装外壳的外部。在该配置中，可以监测芯片之间的信号延迟状态，从而测量在实际负载状态下封装外壳内芯片之间的连接部位的存取时间。本专利技术提供第五半导体器件，其中装在同一封装外壳内的多个芯片通过导线或突起相互连接，其中，该多个芯片包括第一芯片和在该封装外壳内连接到第一芯片的第二芯片，通过该第一芯片在封装外壳的内部和外部之间进行信号的发送/接收，还包括第一触发器，用于获取将从第一芯片输入到第二芯片的信号，第二触发器，用于在不同于第一触发器的定时获取从第二芯片输出的信号，逻辑元件，用于对来自第一和第二触发器的输出进行逻辑操作，以及终端，通过该终端向封装外壳的外部输出来自逻辑元件的输出。根据第五半导体器件，提供了第一触发器，用于获取将从第一芯片输入到第二芯片的信号，第二触发器，用于获取在不同于第一触发器的定时从第二芯片输出的信号，于是，独立控制获取第二芯片中的输入信号的定时和获取将从第二芯片输出的信号的定时。在这种配置中，不需要在监测芯片之间的信号时测量两次存取时间。可以通过进行一次测量来获得从第一芯片到第二芯片的存取时间。此外，由于由逻辑元件收集触发器的输出，因此可以在单个端上监测封装外壳内的存取时间，而不增加外部管脚的数量。基于第五半导体器件本专利技术提供第六半导体器件，其进一步包括延迟电路，用于延迟提供给第一触发器的时钟信号，并向第二触发器提供延迟后的时钟信号。根据第六半导体器件，由于延迟了提供给第一触发器的时钟信号，并且向第二触发器提供延迟后的时钟信号，可以共用时钟信号，从而减少了用于提供时钟信号的外部管脚的数量。本专利技术提供第七半导体器件，其中装在同一封装外壳内的多个芯片通过导线或突起相互连接，其中，该多个芯片包括第一芯片和在封装外壳内连接到第一芯片的第二芯片，通过该第一芯片在封装外壳的内部和外部之间进行本文档来自技高网...

【技术保护点】
一种半导体器件，包括：多个芯片，装在同一封装外壳内并通过导线或突起相互连接，该多个芯片包括：第一芯片，通过该第一芯片在所述封装外壳的内部和外部之间进行信号的发送／接收；以及在所述封装外壳内连接到所述第一芯片的第二芯片 ；其中，所述第一芯片包括接口电路，用于向第二芯片的所有信号端提供信号，并且控制所述接口电路的操作，以便可以由控制信号停止所述操作。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：小谷久和，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]