本发明专利技术提供一种将多个外部电极二维配置为格子状的半导体器件，其在ＩＣ芯片主体及封装基板上使干扰可能性高的信号线彼此分离，以降低信号线之间的干扰。按组划分容易放出噪声的信号线和容易受噪声影响的信号线。首先，容易放出噪声的信号线和容易受噪声影响的信号线按组在ＩＣ芯片主体上与ＩＣ侧焊盘群中相互分离的ＩＣ侧焊盘组连接。此外，在封装基板侧，也按组与二维配置为格子状的外部电极群中隔离的外部电极组连接。
【技术实现步骤摘要】
本专利技术涉及装载数字电路或模拟电路，多个端子二维配置为格子状的半导体器件及安装了该半导体器件的电子机器。
技术介绍
目前，将半导体集成电路等半导体器件作为独立的半导体部件来制造。该半导体器件用于各种电子机器。封装该半导体器件，以使半导体集成电路主体(以下为IC芯片主体)具有进行向外部的连接用的外部端子。该IC芯片主体上设有多个电极焊盘(以下为焊盘)。这些焊盘分别与外部端子连接。作为向该外部端子的连接方法，取代使用以前的管脚端子的扁平封装型的QFP(Quad Flat Package)、SOP(Small Outline Package)等，近年来大多采用球栅阵列(BGA；Ball Grid Array)结构的连接方法。此外，采用与该BGA结构的连接方法相同的连接方法，可实现与IC芯片主体基本上相同的外形尺寸的芯片尺寸封装(CSP；Chip SizedPackage)。在该CSP中，在封装用基板(以下为封装基板)的一面上设置与IC芯片主体的各个焊盘相对向的焊盘。在该封装基板的另一面上设有以二维配置为格子状的球状外部电极。在该封装基板中，焊盘分别与外部电极连接(专利文献1；特开平10-50922号公报)。在该CSP中，将其外部电极形成为球状的焊锡凸起，并且在半导体器件下面的规定区域配置为二维状。因此，可以形成接近芯片尺寸的小而薄的CSP，此外，可以进行向印刷电路基板的表面安装。在现有的QFP结构等的半导体器件中，IC芯片主体的焊盘配置位置按原样与外部电极的配置位置相对应。因此，在存在发生干扰或者受到干扰的可能性高的信号线的情况下，在设计IC芯片主体时，仅布局焊盘位置，以便减小信号线间的干扰，可采用信号线间的干扰对策。在使用了栅格状阵列结构的连接方法的半导体器件中，将多个外部电极二维配置为格子状。即使在这种情况下，在存在干扰可能性高的信号线的情况下，在设计IC芯片主体时，相互分离地设置焊盘的配置位置，以便降低信号线间的干扰。但是，根据IC芯片主体的那些焊盘和封装基板的二维配置为格子状的多个外部电极之间的配线情况的不同，存在与分开布局的焊盘连接的外部电极相互接近的问题。因此，存在所谓的干扰可能性高的信号线相互间靠近配置的问题。
技术实现思路
因此，本专利技术的目的是在多个外部电极二维配置为格子状的半导体器件中，在IC芯片主体和封装基板中同时分离干扰可能性高的信号线，以降低信号线间的干扰。此外，本专利技术的目的是提供一种将减小了信号线间干扰的半导体器件安装在印刷电路基板等上的电子机器。技术方案1的半导体器件的特征在于，具备IC芯片主体，其包括连接有容易放出噪声的信号线的电路部；和连接有容易受噪声影响的信号线的电路，在一面的外缘部具有排列为矩形的IC侧焊盘群；和封装基板，其具有绝缘基体材料；在该绝缘基体材料一面侧上，与所述IC侧焊盘分别相对向地电连接着的基板侧焊盘群；在所述绝缘基体材料的另一面侧配置为格子状且围绕所述基板侧焊盘群，向所述另一面侧突出的外部电极群；和介由从所述绝缘基体材料的一面侧分别贯通到另一面侧的多个贯通孔，并分别连接所述基板侧焊盘群和所述外部电极群的多条配线；所述容易放出噪声的信号线与所述IC侧焊盘群中的第1组的每个IC侧焊盘连接，所述容易受噪声影响的信号线与所述IC侧焊盘群中的第2组的每个IC侧焊盘连接；所述第1组的每个IC侧焊盘连接所述外部电极群中的第1组的每个外部电极，所述第2组的每个IC侧焊盘连接所述外部电极群中的第2组的每个外部电极；所述第1组IC侧焊盘和所述第2组IC侧焊盘分离，所述第1组外部电极和所述第2组外部电极分离。技术方案2的半导体器件的特征在于，在技术方案1所述的半导体器件中，在所述第1组IC焊盘和所述第2组IC焊盘之间具有1个以上低阻抗的其它IC焊盘，在所述第1组外部电极和所述第2组外部电极之间具有1个以上低阻抗的其它外部电极。技术方案3的半导体器件的特征在于，在技术方案1所述的半导体器件中，所述封装基板是再配线层。技术方案4的半导体器件的特征在于，在技术方案1～3中任一项所述的半导体器件中，所述第1组IC侧焊盘和所述第2组IC侧焊盘位于所述IC侧焊盘群的不同边或者角落。技术方案5的半导体器件的特征在于，在技术方案4所述的半导体器件中，所述第1组外部电极和所述第2组外部电极位于所述外部电极群的不同的边且最外周或者靠近最外周的位置上。技术方案6的半导体器件的特征在于，在技术方案5所述的半导体器件中，使所述第1组外部电极及所述第2组外部电极的位置优先位于作为容易放出噪声的信号线或容易受噪声影响的信号线的所述外部电极群的最外周侧。技术方案7的半导体器件的特征在于，在技术方案6所述的半导体器件中，连接有所述容易放出噪声的信号线的电路部是时钟电路或大电流输入输出电路。技术方案8的半导体器件的特征在于，在技术方案6所述的半导体器件中，与所述容易受噪声影响的信号线连接着的电路部是高输入阻抗的放大电路或要求模拟特性的输入输出电路。技术方案9的半导体器件的特征在于，在技术方案6所述的半导体器件中，混载有模拟电路和数字电路。技术方案10的半导体器件的特征在于，在技术方案6所述的半导体器件中，所述外部电极为球状电极。技术方案11的电子机器的特征在于，安装了技术方案1～10中任一项所述的半导体器件。根据本专利技术，在将多个外部电极二维设置为格子状的半导体器件中，将容易放出噪声的信号线和容易受噪声影响的信号线分成组。首先，容易放出噪声的信号线和容易受噪声影响的信号线连接IC侧焊盘群中分离开的IC侧焊盘组。此外，容易放出噪声的信号线和容易受噪声影响的信号线连接外部电极群中分离开的外部电极组。由此，在IC芯片主体及封装基板中，分别隔离了干扰可能性高的信号线。由此，可以降低信号线间的干扰。通过降低信号线间的干扰，从而使误动作减少，并且减少了不需要的噪声。此外，可以优先位于作为容易放出噪声的信号线或容易受噪声影响的信号线的外部电极群的最外周侧。由此，即使在对格子状配线的配置有限制的情况下，也可以根据干扰的程度适当地配置信号线。附图说明图1是表示本专利技术的半导体器件的IC芯片主体的结构的图。图2是表示和IC芯片主体一起使用的基板20的结构的图。图3是用于说明由图1、图2构成的半导体器件的结构的示意性剖面图。图4是作为基板使用再配线层的情况下的半导体器件的示意性剖面图。图中10-IC芯片主体，11-与容易放出噪声的信号线连接的电路部，11-1-时钟电路，11-2-脉冲宽度调制电路，12-与容易受噪声影响的信号线连接的电路部，12-1-放大电路，12-2-A/D转换电路，13-与流过大电流的信号线连接的电路部，13-1-驱动电路，13-2-电源电路，15(P11～P49)-IC侧焊盘，16-突起，20-封装基板，21(Pi1～Piv9)-基板侧焊盘，22-配线，23-贯通孔，24(B1-1～B6-6)-外部电极(球状电极)，30-再配线层，31-突起，32-配线，33-外部电极，34-绝缘层。具体实施例方式下面参考附图说明本专利技术的半导体器件的实施方式。图1～图3是表示本专利技术的实施例的半导体器件的结构的图。图1是表示本专利技术的半导体器件的IC芯片主体10的结构的图，图2是表示与IC芯片主体10一起使用的封装基板20的本文档来自技高网...
【技术保护点】
一种半导体器件，其特征在于，包括：ＩＣ芯片主体，其包括连接有容易放出噪声的信号线的电路部；和连接有容易受噪声影响的信号线的电路，在一面的外缘部具有排列为矩形的ＩＣ侧焊盘群；和封装基板，其具有：绝缘基体材料；在该绝缘基体材料一 面侧上，与所述ＩＣ侧焊盘分别相对向地电连接着的基板侧焊盘群；在所述绝缘基体材料的另一面侧配置为格子状且围绕所述基板侧焊盘群，向所述另一面侧突出的外部电极群；和介由从所述绝缘基体材料的一面侧分别贯通到另一面侧的多个贯通孔，并分别连接所述基板侧焊盘群和所述外部电极群的多条配线；所述容易放出噪声的信号线与所述ＩＣ侧焊盘群中的第１组的每个ＩＣ侧焊盘连接，所述容易受噪声影响的信号线与所述ＩＣ侧焊盘群中的第２组的每个ＩＣ侧焊盘连接；所述第１组的每个ＩＣ侧焊盘连接所述外部电 极群中的第１组的每个外部电极，所述第２组的每个ＩＣ侧焊盘连接所述外部电极群中的第２组的每个外部电极；所述第１组ＩＣ侧焊盘和所述第２组ＩＣ侧焊盘分离，所述第１组外部电极和所述第２组外部电极分离。
【技术特征摘要】
JP 2003-9-25 2003-3327951.一种半导体器件，其特征在于，包括IC芯片主体，其包括连接有容易放出噪声的信号线的电路部；和连接有容易受噪声影响的信号线的电路，在一面的外缘部具有排列为矩形的IC侧焊盘群；和封装基板，其具有绝缘基体材料；在该绝缘基体材料一面侧上，与所述IC侧焊盘分别相对向地电连接着的基板侧焊盘群；在所述绝缘基体材料的另一面侧配置为格子状且围绕所述基板侧焊盘群，向所述另一面侧突出的外部电极群；和介由从所述绝缘基体材料的一面侧分别贯通到另一面侧的多个贯通孔，并分别连接所述基板侧焊盘群和所述外部电极群的多条配线；所述容易放出噪声的信号线与所述IC侧焊盘群中的第1组的每个IC侧焊盘连接，所述容易受噪声影响的信号线与所述IC侧焊盘群中的第2组的每个IC侧焊盘连接；所述第1组的每个IC侧焊盘连接所述外部电极群中的第1组的每个外部电极，所述第2组的每个IC侧焊盘连接所述外部电极群中的第2组的每个外部电极；所述第1组IC侧焊盘和所述第2组IC侧焊盘分离，所述第1组外部电极和所述第2组外部电极分离。2.根据权利要求1所述的半导体器件，其特征在于，在所述第1组IC焊盘和所述第2组IC焊盘之间具有1个以上低阻抗的其它IC焊...
【专利技术属性】
技术研发人员：寺崎文彦，
申请(专利权)人：罗姆股份有限公司，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。