芯片封装的导电垫结构制造技术

本发明专利技术公开了一种导电垫结构，位于倒装芯片封装结构基板之上，通过各向异性导电膜与驱动芯片的功能凸点产生电连结，其导电垫结构包括：基板，具有多个导电垫定义区域；多个条状凸肋，位于基板的多个导电垫区域上；及导电薄膜，配置于多个条状凸肋与基板表面，通过多个条状凸肋之间的高低差，令各向异性导电膜中导电粒子留在该导电垫表面凹陷处。

【技术实现步骤摘要】

本专利技术与一种芯片封装结构有关，特别是有关于封装结构中的导电垫结构。
技术介绍
随着薄膜晶体管制作技术的快速进步，具备了轻薄、省电、无辐射等优点的液晶显示器，大量地应用于计算器、个人数字助理(PDA)、手表、笔记本计算机、数码相机、移动电话等各种电子产品中，其驱动IC的封装方式也由早期的COB(Chip on Board)、TAB(Tape Carrier Bonding)发展到如今的玻璃倒装(Chip on Glass，简称COG)、薄膜倒装(Chip on Film，COF)等封装方式。而低温/低应力/高密度玻璃倒装键合技术与其它构装方式比较，具有大幅降低封装成本的优势。已知的COG封装结构至少包括驱动IC、各向异性导电膜及玻璃基板，其中玻璃基板具有多个导电垫(Circuit Pad)于其上表面。请参照图1为玻璃基板上的导电垫的横截面示意图。图1A为单金属层的导电垫，包括金属层M1制作于玻璃基板10之上、防护层P1(Passivation)制作于金属层M1边缘，最后以氧化铟锡(Indium Tin Oxide，ITO)导电薄膜I1覆盖于金属层M1与防护层P1上，使ITO I1与金属层M1部分接触并导通。图1B为双金属层的导电垫，包括第一金属层M1制作于玻璃基板10之上、第一防护层P1覆盖第一金属层M1、第二金属层M2制作于第一防护层P1之上、第二防护层P2制作于第二金属层M2边缘，最后以ITO I1覆盖于第二金属层M2与第二防护层P2上，使ITO I1与第二金属层M2部分接触并导通。请参照图2A、B为玻璃倒装结构的压接过程图。整个玻璃倒装1的结构主要包括了驱动IC 12、各向异性导电膜14(Anisotropic Conductive Film，ACF)及玻璃基板10。其中驱动IC 12上具有多个功能凸点121(FunctionBump)，作为驱动IC 12与外部的信号、时钟脉冲输出入、电源或接地的信号连接；玻璃基板10位于驱动IC 12的下方，具有多个导电垫101，与驱动IC 12上的多个功能凸点121对应数目及位置，以接收或输入信号至驱动IC12的功能凸点121；各向异性导电膜14介于基板10与驱动IC 12之间，由粘合剂141及导电粒子142组成，将驱动IC 12与玻璃基板10粘合并电连接。在进行组装时，首先提供玻璃基板10，将各向异性导电膜14贴覆于玻璃基板10之上，将驱动IC 12置于各向异性导电膜14之上，使驱动IC的多个功能凸点121分别与玻璃基板上的多个导电垫101相对应，在一定温度、速度及压力条件下，对上述结构进行压合，使驱动IC的功能凸点121通过各向异性导电膜的导电粒子142与玻璃基板的导电垫101电连接，并由粘合剂141将驱动IC 12与玻璃基板10黏合。在压着过程中，由于各向异性导电膜14呈现流体状态，因此导电粒子142并不会固定于一处。随着驱动IC 12的下压，于功能凸点121与导电垫101之间的各向异性导电膜14将被挤出，且各向异性导电膜14向外流动的推力造成导电粒子142随着流动方向流出，使功能凸点121与导电垫101之间滞留的导电粒子数142减少。过少数量的导电粒子142会使得阻抗上升，若应用于显示器中将会造成显示不良的结果。因此，本专利技术将提出一种改进的玻璃基板上的导电垫，增加导电粒子滞留于其上的数量，以减低阻抗。
技术实现思路
本专利技术的目的在于提供一种导电垫，其表面具有高低落差，以使导电垫与芯片的功能凸点接合时，能让更多的导电粒子留在其接合处。本专利技术公开了一种导电垫结构可应用于倒装芯片封装结构中，倒装芯片封装结构包括基板，具有多个导电垫于其上表面，且导电垫表面具有多个条状凸肋与导电薄膜，配置于多个条状凸肋与基板表面；驱动芯片，位于基板之上，其下表面具有多个与基板的导电垫对应的凸点；及各向异性导电膜，设置于基板与驱动芯片之间，用以粘合驱动芯片与基板并产生电连结。通过多个条状凸肋之间的高低差使导电垫形成一粗糙表面，令各向异性导电膜中导电粒子留在导电垫粗糙表面凹陷处。本专利技术的导电垫的制作方法包括提供基板；制作第一金属层于基板之上；进行蚀刻处理，蚀刻第一金属层，以定义线性图案于基板上；及覆盖导电薄膜于线性图案与基板上，当驱动芯片的功能凸点压合于导电垫时，线性图案可防止各向异性导电膜中导电粒子向外流出。附图说明图1A、B为现有技术导电垫的横截面示意图；图2A、B为现有技术玻璃倒装结构的压接过程图；图3为本专利技术第1实施例导电垫的横截面示意图；图4为本专利技术第2实施例导电垫的横截面示意图；图5为本专利技术第3实施例导电垫的横截面示意图；图6为本专利技术第4实施例导电垫的横截面示意图；图7A、B为玻璃倒装结构接合示意图；图8为本专利技术第5实施例导电垫的俯视图；图9为本专利技术第6实施例导电垫的俯视图；及图10A、B、C为本专利技术导电垫以电子显微镜所拍摄的照片。具体实施例方式本专利技术通过具有高低落差的导电垫表面，以使导电垫与倒装芯片的功能凸点压合时，能让更多各向异性导电膜中的导电粒子留在其导电垫与倒装芯片的功能凸点接合处。请参照图3，其为本专利技术第1实施例导电垫的横截面示意图。图中所示为单金属层的导电垫，包括金属层M1形成多个条状凸肋于基板20之上、防护层P1制作于导电垫边缘的金属层M1之上，最后以导电薄膜I1覆盖于金属层M1、部分基板20表面于防护层P1上，使导电薄膜I1与金属层M1部分接触并导通。请参照图4，其为本专利技术第2实施例导电垫的横截面示意图。图中所示为双金属层的导电垫，包括第一金属层M1形成多个条状凸肋于基板20之上、第一防护层P1覆盖第一金属层M1、第二金属层M2制作于第一防护层P1之上、第二防护层P2制作于导电垫边缘的第二金属层M2之上，最后以导电薄膜I1覆盖于第二金属层M2与第二防护层P2上，使导电薄膜I1与第二金属层M2接触并导通，并且使导电垫具有多条凸肋的高低落差的表面。请参照图5，其为本专利技术第3实施例导电垫的横截面示意图。图中所示为双金属层的导电垫，包括第一金属层M1形成于基板20之上、第一防护层P1形成多条凸肋于第一金属层M1之上、第二金属层M2制作于第一防护层P1之上、第二防护层P2制作于导电垫边缘的第二金属层M2之上，最后以导电薄膜I1覆盖于整个导电垫表面，使导电薄膜I1、第一金属层M1与第二金属层M2部分接触并导通，并且使导电垫具有多条凸肋的高低落差的表面。请参照图6，其为本专利技术第4实施例导电垫的横截面示意图。图中所示为双金属层之导电垫，包括第一金属层M1形成多个条状凸肋于基板20之上、第一防护层P1制作于第一金属层M1之上、第二金属层M2制作于第一防护层P1之上、第二防护层P2制作于导电垫边缘的第二金属层M2之上，最后以导电薄膜I1覆盖于整个导电垫表面，使导电薄膜I1、第一金属层M1与第二金属层M2部分接触并导通，并且使导电垫具有多条凸肋的高低落差的表面。上述实施例中共同特征为其导电垫的表面不再是一平坦平面，而是具有高低落差的表面，使得导电粒子容易陷落于凸肋与凸肋之间的空隙，进而增加单位面积内的导电粒子捕捉数，降低导电垫与功能凸点间的阻抗。在本专利技术中通过工艺中参数的改变，达到导电垫表面凸肋高度的变化及形状上的不同，而其中凸肋的高低落差设计在0.5微米至2微本文档来自技高网...

【技术保护点】
一种导电垫结构，位于倒装芯片封装结构基板之上，包括：基板，具有多个导电垫定义区域；多个条状凸肋，位于所述基板多个导电垫区域上；及导电薄膜，配置于所述条状凸肋与所述基板表面。

【技术特征摘要】
1.一种导电垫结构，位于倒装芯片封装结构基板之上，包括基板，具有多个导电垫定义区域；多个条状凸肋，位于所述基板多个导电垫区域上；及导电薄膜，配置于所述条状凸肋与所述基板表面。2.如权利要求1的结构，其中所述多个条状凸肋由第一金属层构成。3.如权利要求2的结构，其中所述条状凸肋还包括第一防护层、第二金属层，依次对叠于所述第一金属层上。4.如权利要求3的结构，其中所述条状凸肋还包括第二防护层，所述第二防护层对叠于所述第二金属层上方。5.如权利要求1的导电垫结构，其中所述条状凸肋的高度介于0.5至2微米。6.如权利要求1的导电垫结构，其中所述条状凸肋的高度为所述导电粒子直径的三分之一以上。7...

【专利技术属性】
技术研发人员：周诗频，陈慧昌，李俊右，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]