至少具有部分封装的电路器件及其形成方法技术

在一个实施例中，将电路器件（１５）设置在导电层（１０）的开口内，然后用包封（２４）部分包封，使得电路器件（１５）的有源面与导电层（１０）共面。在该实施例中，可以使用导电层（１０）的至少一部分作为参考电压平面（例如接地平面）。在一个实施例中，将电路器件（１５）设置导电层（１００）上，使得电路器件（１１５）的有源面处于导电层（１００）和电路器件（１１５）的相反表面之间。在该实施例中，导电层（１００）具有至少一个开口（１２８），以暴露电路器件（１１５）的有源面。对于某些实施例来说，包封（２４，１２６，３２６）可以是导电的，对于其它实施例来说，是非导电的。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术总的来说涉及电路器件，更具体地说，涉及。
技术介绍
所有类型的电路器件、包括(但不限于)电、光、有源和无源器件通常以保护该电路器件、但需要时允许外部耦连到该电路器件的形式封装，并且尽可能低成本，同时仍然允许电路器件的功用。利用能够改善电路器件封装的标准的、已经存在的工具和工艺是电路器件封装进步的低成本方案。商业传递或者销售仅被部分封装的电路器件变得更普遍。然后可以将这些部分封装的电路器件与其它电路器件结合，并且以最后的形式封装，得到需要的最后的电路。附图说明借助于例子说明本专利技术，并且不受附图的限制，其中相同的附图标记表示相同的元件，其中图1-4示出了根据本专利技术一个实施例形成的至少具有部分封装的多个电路器件的顺序截面图；图5示出了根据本专利技术一个实施例形成的图4的至少具有部分封装的多个电路器件的底视图；图6示出了根据本专利技术一个实施例形成的至少具有部分封装的多个电路器件的截面图；图7示出了根据本专利技术一个实施例形成的至少具有部分封装的电路器件的顶视图；图8示出了根据本专利技术一个实施例形成的图7的至少具有部分封装的电路器件的截面图； 普通技术人员应理解，为了简单和清楚而说明了图中的元件，并且不需要按比例绘制这些元件。例如，相对于其它元件，可以放大图中某些元件的尺寸，以帮助理解本专利技术的实施例。具体实施例方式图1示出了覆盖粘合层12设置的导电层10的截面图。在本专利技术的一个实施例中，使用支撑结构9来支撑粘合层12。导电层10和粘合层12之间的界面形成平面11。导电层10可以由导电的任何材料形成。在本专利技术的一些实施例中，导电层10可以是导电框，例如引线框。引线框可以由适当性能的任何导电材料形成，例如铜或者42号合金。在本专利技术的可选择实施例中，导电层10可以是导电基板，例如包含多个互连层的多层基板。粘合层12可以由粘性的任何材料形成。在本专利技术的一个实施例中，粘合层12是具有沿着平面11与导电层10接触的粘接表面的胶带。在本专利技术的可以选择的实施例中，粘合层12可以不具有涂覆的粘接剂，直到图2。在本专利技术的一个实施例中，导电层10具有开口405-407。本专利技术的可选择实施例可以具有导电层10中的任何形状、任何数量的开口。图2依序示出了图1的截面图，其中添加了多个电路器件14。多个电路器件14包含放置在开口405中的电路器件15、放置在开口406中的电路器件16和放置在开口407中的电路器件17。注意，开口405-407至少部分围绕它们相应的电路器件15-17。在本专利技术的某些实施例中，开口405-407完全围绕它们相应的电路器件15-17。注意，在本专利技术的可以选择的实施例中，多于一个的电路器件(例如15-17)可以位于单个开口(405-407)内。多个电路器件14的一个或者多个可以是执行相同功能的相同的电路器件，或者可以是执行不同功能的不同的电路器件。在本专利技术的某些实施例中，在电路器件14放置到它们各自的开口405-407中之前，给电路器件14的一个或者多个施加粘接剂。然后施加给一个或者多个电路器件14的粘接剂与层12接触，形成在后续的包封步骤(参见图3)中将电路器件保持到位的粘合层12的粘接部分。电路器件14至少具有一个表面，该表面是有源的并且基本上与导电层10的表面共面(例如，沿着图2所说明的实施例中的平面11)。在说明的实施例中，认为电路器件15-17的有源表面是电路器件15-17的底部，这些底面粘性耦连于粘合层12。在图2所说明的实施例中，电路器件15的有源表面包含多个接触焊盘18，电路器件16的有源表面包含多个接触焊盘19，电路器件17的有源表面包含多个接触焊盘20。本专利技术的可选择实施例可以包含每单个电路器件14上的多个或者更少接触焊盘。这些接触焊盘18-20利用本领域已知的各种工艺和材料以任何方式形成在电路器件15-17上。在本专利技术的一个实施例中，至少一个开口405-407(参见图1)至少部分围绕至少一个电路器件15-17。图3依序示出了图2的截面图，其中添加了模具21，由此形成空腔22。利用任何适当的包封方法(例如注入模制或者转移模制)通过一个或者多个开口414提供包封。可以选择使用其它的包封方法，例如分配模制(dispense molding)和空腔注入模制。图4依序示出了图3的截面图，其中在包含电路器件14和导电层10之间的一个或者多个间隙的空腔被包封层24部分或者全部填充之后除去了模具21。对于本专利技术的某些实施例，例如，如果粘合层12是粘接带，则可以除去粘合层12。在本专利技术的某些实施例中，包封层24可以是能够模制的任何类型的非导电材料，例如热固性模制化合物或者填充的热塑性树脂，作为绝缘材料。在本专利技术的可选择实施例中，包封层24可以是能够模制的任何类型的导电材料，例如具有金属填料的热固性环氧树脂或者具有金属填料的热塑性塑料。金属填料可以是任何类型的导电材料，例如银、铜、导电涂覆的聚合物球和导电的纳米粒子。金属填料可以是粒子形式。注意，在本专利技术的某些实施例中，导电层10或者其一部分作为参考电压面例如地平面或者较高的电压参考面。这种电压参考面的一个好处是能够在互连层328内制造一个或者多个控制的阻抗电路，例如导体461(参见图8)。图5示出了根据本专利技术的一个实施例形成的图4的至少具有部分封装的多个电路器件15-17的近似底视图。图5所示的结构还包含图4中未示出的多个附加电路器件28。在本专利技术的可选择实施例中，电路器件15-17和28可以包含任何数量的电路器件，并且可以以任何合理尺寸的一维或者二维阵列设置。该阵列可以对称，也可以不对称。在本专利技术的一个实施例中，导电层10是作为具有开口以容纳电路器件15-17和28的电压参考平面的阵列示出的。注意，在图5所示的本专利技术的实施例中，通过多个梁(spar)(例如梁416)将电压参考平面保持在一起，这些梁是导电层10的一部分，并且为了清楚在图1-4中未示出。本专利技术的可选择实施例可以不使用梁416。梁416提供了物理连接具有开口(例如405-406)的多个电压参考平面的方式，使得利用相同的导电层10可以同时进行多于一个电路器件(例如15和16)的部分或者完全封装。在本专利技术的某些实施例中，可以将梁416固定到外围栏(outer rail)或者框(未示出)上。然后通过切割梁416和位于参考平面405-407之间的其它材料可以得到单体。注意，电路器件15-17和28可以通过切割围绕每单个电路器件15-17、28的适当梁416而分离。图6示出了根据本专利技术一个实施例形成的至少具有部分封装多个电路器件115-117的截面图。粘合层112插在导电层100和电路器件115-117之间。包封层126可以按与图4的包封层24相同的方式和材料形成。可以使用导电层100中的一个或者多个开口128，以允许与电路器件115的有源面上的一个或者多个接触焊盘118电连接。可以使用导电层100中的一个或者多个开口129，以允许与电路器件116的有源面上的一个或者多个接触焊盘119电连接。可以使用导电层100中的一个或者多个开口130，以允许与电路器件117的有源面上的一个或者多个接触焊盘120电连接。注意，在放置电路器件(例如115-117)的区域中可以减薄导电层100，以便简化用来通本文档来自技高网...

【技术保护点】
一种至少具有部分封装的器件，包括：　　　　具有第一表面和与第一表面相反的第二表面的电路器件，其中第一表面包括有源电路；　　　　具有第一表面、与第一表面相反的第二表面和至少一个开口的导电层，其中：该至少一个开口至少部分围绕电路器件，电路器件的第一表面基本上与导电层的第一表面共面，导电层包括第一参考电压平面；和　　　　至少部分填充所述至少一个开口内所述电路器件和导电层之间的间隙的包封层。

【技术特征摘要】
【国外来华专利技术】US 2003-4-18 10/418,7901.一种至少具有部分封装的器件，包括具有第一表面和与第一表面相反的第二表面的电路器件，其中第一表面包括有源电路；具有第一表面、与第一表面相反的第二表面和至少一个开口的导电层，其中该至少一个开口至少部分围绕电路器件，电路器件的第一表面基本上与导电层的第一表面共面，导电层包括第一参考电压平面；和至少部分填充所述至少一个开口内所述电路器件和导电层之间的间隙的包封层。2.权利要求1的器件，其中包封层覆盖导电层的第二表面的至少第一部分。3.权利要求2的器件，其中包封层覆盖电路器件的第二表面的至少一部分。4.权利要求2的器件，进一步包括与导电层的第二表面的第二部分物理接触的第二电路器件。5.权利要求4的器件，其中从无源器件、光学器件、有源器件、半导体器件、天线和微机电系统(MEMS)器件中选择第二电路器件。6.权利要求4的器件，其中包封层覆盖第二电路器件的至少一部分。7.权利要求1的器件，其中第一参考电压平面电耦连到电路器件。8.权利要求1的器件，其中导电层包括多个互连层。9.权利要求1的器件，其中包封层覆盖电路器件的第二表面的至少一部分。10.权利要求9的器件，其中包封层包括导电材料。11.权利要求10的器件，进一步包括覆盖包封层的第二包封层。12.权利要求1的器件，其中包封层包括导电材料。13.权利要求1的器件，进一步包括第二电路器件，该第二电路器件具有耦连到导电层的第一物理分离部分的第一端子，以及耦连到导电层的第二物理分离部分的第二端子。14.权利要求13的器件，进一步包括覆盖电路器件和导电层的第一表面的互连层，其中第二电路器件通过第一和第二物理分离部分电耦连到互连层。15.权利要求1的器件，其中导电层包括彼此电隔离的至少两个部分。16.权利要求15的器件，其中所述至少两个部分之一包括所述第一电压参考平面。17.权利要求16的器件，其中所述至少两个部分中的另一个包括第二电压参考平面。18.权利要求17的器件，进一步包括第二电路器件，该第二电路器件具有耦连到第一电压参考平面的第一端子和耦连到第二电压参考平面的第二端子。19.权利要求1的器件，进一步包括覆盖电路器件和导电层的第一表面的互连层。20.权利要求19的器件，其中互连层包括多个互连级。21.权利要求19的器件，进一步包括覆盖互连层的柔顺层。22.权利要求21的器件，其中柔顺层包括耦连到互连层的多个导电通路。23.权利要求22的器件，进一步包括耦连到导电通路的多个导电球。24.权利要求19的器件，其中互连层包括与包封层相同的材料。25.权利要求24的器件，其中该相同的材料是选自由液晶聚合物和聚苯硫醚(PPS)构成的组的材料。26.权利要求1的器件，进一步包括多个电路器件，其中导电层包括多个开口，其中所述多个开口的每一个都至少部分围绕所述多个电路器件之一。27.权利要求26的器件，其中所述多个电路器件中的每一个都具有包括有源电路(active circuitry)的第一表面和与第一表面相反的第二表面，其中每个电路器件的第一表面基本上与导电层的第一表面共面。28.权利要求27的器件，其中包封层覆盖多个电路器件的第二表面的至少一部分。29.权利要求28的器件，其中包封层包括导电材料。30.一种至少具有部分封装的器件，包括具有第一表面和与第一表面相反的第二表面的电路器件，其中第一表面包括有源电路；具有第一表面、与第一表面相反的第二表面和至少一个开口的导电框，其中电路器件在所述至少一个开口内，电路器件的第一表面基本上与导电框的第一表面共面，导电框包括参考电压平面；和覆盖电路器件的第二表面和导电框的第二表面的包封。31.权利要求30的器件，进一步包括与导电层的第二表面的第一部分物理接触的第二电路器件。32.权利要求31的器件，其中第二电路器件选自由无源器件、光学器件、有源器件、半导体器件、天线以及微机电系统(MEMS)器件构成的组。33.权利要求31的器件，其中包封层覆盖第二电路器件。34.权利要求30的器件，其中包封层包括导电材料。35.权利要求30的器件，其中包封层包括覆盖电路器件的第二表面的导电部分。36.权利要求30的器件，其中导电层包括彼此电隔离的至少两个部分，其中该至少两个部分之一包括所述参考电压平面。37.权利要求36的器件，进一步包括第二电路器件，该第二电路器件具有耦连到所述至少两个部分之一的第一端子和耦连到所述至少两个部分中的另一个的第二端子。38.一种用于形成至少具有部分封装的器件的方法，包括提供具有第一表面、与第一表面相反的第二表面和至少一个开口的导电层；在所述至少一个开口内设置电路器件，其中电路器件的有源表面基本上与导电层的第一表面共面，并且其中导电层包括参考电压平面；和形成包封层以至少部分填充所述至少一个开口内所述电路器件和导电层之间的间隙。39.权利要求38的方法，进一步包括将粘合层附着到导电层上，其中在该至少一个开口内设置电路器件的步骤包括在粘合层上设置电路器件。40.权利要求39的方法，进一步包括在形成包封层之后去除粘合层。41.权利要求38的方法，其中形成包封层的步骤包括形成覆盖电路器...

【专利技术属性】
技术研发人员：乔治利尔，赵杰华，艾德华R普拉克，罗伯特J温策尔，布莱恩D索耶，大卫G汪托尔，马克阿兰曼格拉姆，
申请(专利权)人：飞思卡尔半导体公司，
类型：发明
国别省市：US[美国]