一种制备小尺寸高质量MRAM元件的方法技术

本发明专利技术是一种制备小尺寸MRAM元件的方法，其在半导体晶片上构建尽可能靠近相关通孔的MTJ，该通孔连接相关电路。本发明专利技术提供了一种在膜沉积过程中底电极表面平坦化的工艺方案，确保获得原子级平滑度而非粗糙的MTJ多层膜沉积，该MTJ多层膜尽可能靠近相关通孔。该平坦化方案首先在底电极沉积的中间沉积薄的非晶态导电层，并立即用低能量离子束轰击此非晶态层，从而为表面原子扩散提供动能，使其从高点移动到低扭折。通过此平坦化方案，不仅MRAM器件可以做得非常小，并且也大大提高了器件的性能与磁稳定性。

【技术实现步骤摘要】

本专利技术涉及一种制备小尺寸高质量的磁性随机存储器(MRAM，MagneticRandomAccessMemory)元件的方法，以生产高密度和高良莠率的MRAM芯片。
技术介绍
近年来，采用磁性隧道结(MTJ，MagneticTunnelJunction)的磁电阻效应的MRAM被人们认为是未来的固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点。铁磁性MTJ通常为三明治结构，其中有磁性记忆层，它可以改变磁化方向以记录不同的数据；位于中间的绝缘的隧道势垒层；磁性参考层，位于隧道势垒层的另一侧，它的磁化方向不变。当磁性记忆层与磁性参考层之间的磁化强度矢量方向平行或反平行时，磁记忆元件的电阻态相应为低阻态或高阻态。因此，测量磁电阻元件的电阻即可得到存储在其中的信息。一般通过不同的写操作方法来对MRAM器件进行分类。传统的MRAM为磁场切换型MRAM，其在写操作时，采用两条交叉的电流线的交汇处产生的磁场，来改变磁电阻元件中的磁性记忆层的磁化强度方向。自旋转移力矩(STT，SpinTransferTorque)MRAM则采用完全不同的写操作，它利用的是电子的自旋角动量转移。具体是将自旋极化的电子的角动量转移给作为磁性记忆层的磁性材料中的电子。依此方法，即可通过向磁电阻元件提供自旋极化电流来反转磁性记忆层的磁化强度方向。磁性记忆层的体积越小，写操作需注入的自旋极化电流也越小。此外，在所谓的垂直式自旋转移力矩磁性随机存储器(pSTT-MRAM，perpendicularSpin-transferTorqueMagneticRandomAccessMemory)中，由于两个磁性层的磁晶各向异性比较强(不考虑形状各向异性)，使得其易磁化方向都垂直于层表面，为此在同样的条件下，该器件的尺寸可以做得比面内型器件更小。相关的控制电路产生的写电流流过磁元件的堆叠方向，从而达到记录信息或改变电阻态(以下称为“垂直自旋转移法”)。通过电阻的改变完成存储器件信息记录时，通常采用恒定电压进行写操作。在pSTT-MRAM中，电压主要作用在约10埃米厚的薄氧化物层(即隧道势垒层)上，如果电压过大，隧道势垒层会被击穿。即使在正常电压工作下，如果隧道势垒层从原子级来看是粗糙的，则某些点位的势垒也会变的更薄，此时隧道势垒层仍可能被击穿。再者，即使隧道势垒层不会立即被击穿，如果重复进行写操作的话，会使得电阻值产生变化，读操作错误增多，磁电阻元件也会失效，无法再记录数据。另外，写操作需要有足够的电压或自旋电流。所以在隧道势垒被击穿前也会出现记录不完全的问题。同时，鉴于减小MTJ元件尺寸时所需的切换电流也会减小，所以在尺度方面pSTT-MRAM可以很好的与最先进的技术节点相契合。制备小尺寸MRAM单元(如图1)，较好的方法是在通孔(100)之上直接建立MTJ元件(130)，通孔(以下称为VIA)与半导体晶片内的相关电路相连接，MTJ元件位于底电极(120)与顶电极(140)之间。然后，由于导电材料，如铜的存在，VIA的顶部表面往往比较粗糙，继而导致粗糙的MgO势垒层(135)以及性能较差的磁隧穿。为了避免由于VIA产生的形貌缺陷，通常使MTJ单元不直接位于VIA之上(如图2)，不过这样的代价就是使得MRAM单元的尺寸增大，阻碍了记忆体密度的提高。
技术实现思路
本专利技术通过在CMOSVIA之上直接建立MTJ的方法，来制备小尺寸的MRAM元件。本专利技术提供了在膜沉积过程中平坦化底电极表面的工艺方案，确保获得原子级平滑度而非粗糙的MTJ多层膜沉积，MTJ多层膜直接建立在CMOSVIA之上。此平坦化方案首先在底电极(BE，BottomElectrode)沉积的中间沉积薄的非晶态导电层，以破坏导电金属的晶粒生长，并立即用低能量离子来轰击该非晶态层，从而为表面原子扩散提供动能，使其从高点移动到低扭折。通过此平坦化方案，不仅MRAM器件可以做得非常小，并且也大大提高了器件的性能与磁稳定性。可采用两种工艺方法，各有其优点。第一种方法，BE与MTJ在同一真空环境中沉积形成，首先形成MTJ图案，然后再形成BE图案。采用该方法，沉积变得更加干净(由于BE与MTJ沉积之间一直保持真空)和快速。第二种方法，先对BE进行沉积与图案化，再对MTJ沉积与图案化。这样可以独立调控BE工艺。特别是在MTJ沉积之前对BE表面采用化学机械抛光(CMP，ChemicalMechanicalPolishing)以进一步平坦化BE表面。附图说明图1是一种MRAM元件，MTJ直接生长在粗糙的VIA之上；图2是一种MRAM元件，MTJ不直接生长在粗糙的VIA之上；图3是工艺流程图：(1)先光刻和刻蚀形成MTJ图案，再加工BE；(2)先光刻和刻蚀形成BE图案，再加工MTJ；图4A是器件晶片，其VIA表面粗糙；图4B是在部分BE上沉积非晶态金属薄层；图4C是采用低能量离子轰击来平坦化由于粗糙VIA导致的粗糙表面；图4D是低能量轰击后形成的平滑BE表面；图4E是沉积完整的MTJ多层膜；图4F是在BE层中加入表面平坦的多层；图4G是光刻与刻蚀后形成的MTJ单元；图4H是在MTJ单元中填充电介质；图4I是已完成光刻和刻蚀的BE；图4J是在BE被刻蚀掉的区域中填充介电质，再沉积顶电极；图5A是表面平坦层插入在BE中，形成平坦的BE；图5B是已完成光刻图案形成、刻蚀与电介质填充的BE；图5C是在已图案化的BE层上形成MTJ多层膜；图5D是完成对MTJ的光刻、刻蚀与电介质填充；图5E是在已图案化的MTJ上形成顶电极。具体实施方式工艺流程见图3，有两种不同的制备MRAM单元的流程。以下结合附图，对实施例做详细说明。附图为原理图或者概念图，各部分厚度与宽度之间的关系，以及各部分之间的比例关系等等，与其实际值并非完全一致。如图4A所示，初始晶片中已包含CMOS控制电路(图中未示出)，并预设有VIA，准备进行膜沉积。虽然周边的电介质材料(310)可能比较平滑，但VIA中的导电体(300)的表面常常比较粗糙，比如铜。如图4B所示，首先沉积BE种子层，如Ta或TaN(图中未示出)，厚度为然后再沉积主导电层的一部分如Ru、Cu或CuN(320)，以及一表面平滑材料(322)的薄层该薄层是Ta、W、Zr、NiCr或CoFeB的非晶态层，用以破坏主导电材料的晶粒生长，从而使后续沉积的膜表面平滑。为了进一步平滑膜表面，采用低能量的离子轰击或等离子溅射，以本文档来自技高网...

【技术保护点】
一种制备MRAM元件的方法，其特征在于，在半导体晶片中的通孔上制备底电极层，所述通孔连接读/写/控制电路，并在所述底电极层上制备磁性隧道结。

【技术特征摘要】
2014.12.05 US US14/5626601.一种制备MRAM元件的方法，其特征在于，在半导体晶片中的通孔上制备
底电极层，所述通孔连接读/写/控制电路，并在所述底电极层上制备磁性隧
道结。
2.如权利要求1所述的方法，其特征在于，制备所述底电极层和所述磁性隧道
结包括以下步骤：
步骤一、制备所述底电极层；
步骤二、制备所述磁性隧道结。
3.如权利要求1所述的方法，其特征在于，制备所述底电极层和所述磁性隧道
结包括以下步骤：
步骤一、制备所述底电极层；
步骤二、采用化学机械抛光对所述底电极层的顶部表面进行抛光；
步骤三、制备所述磁性隧道结。
4.如权利要求1所述的方法，其特征在于，制备所述底电极层包括以下步骤：
步骤一、在所述晶片上制备种子层；
步骤二、在所述种子层上制备导电层子层一；
步骤三、在所述导电层子层一上制备非晶态的导电层子层二，以破坏所述导
电层子层一的晶粒生长；
步骤四、对所述非晶态的导电层子层二进行平坦化；
步骤五、在所述非晶态的导电层子层二上制备导电层子层一；
步骤六、重复N次所述步骤三至所述步骤五，N为自然数。
5.如权利要求1所述的方法，其特征在于，制备所述磁性隧道结包括以下步骤：
步骤一、在所述底电极层上制备种子层；
步骤二、在所述种子层上制备磁性参考层，所述磁性参考层具有固定磁化方
向的磁各向异性；
步骤三、在所述磁性参考层上制备隧道势垒层；
步骤四、在所...

【专利技术属性】
技术研发人员：肖荣福，
申请(专利权)人：上海磁宇信息科技有限公司，
类型：发明
国别省市：上海;31