磁性随机存储器制造技术

本申请提供一种磁性随机存储器，其写电路提供逐步升高的线路电压并将其设定至被选择单元的位线/源极线时，通过写检测电路检测位线/源极线的电压变化以形成检测数据，将其与待写数据比对后，决定是否关闭被选择单元线路对应的写驱动器。对应的写驱动器。对应的写驱动器。

【技术实现步骤摘要】
磁性随机存储器


[0001]本专利技术涉及存储器
，特别是关于磁性随机存储器及其写电路架构。

技术介绍

[0002]磁性随机存储器(Magnetic random access memory，MRAM)MRAM在写操作时需要对MRAM施加由位线到源极线的电流，MTJ写成p态(低电阻态)；或者对MRAM加由源极线到位线的电流，MTJ写成ap态(高电阻态)。由于这个写电流较大，需要时间长，一般10nS-100nS。MRAM读操作时，需要电流较小，时间短，一般1nS-10nS。所以减小MRAM的写电流和写时间十分不易。而且就现行MRAM写入功耗仍然比较大，写电流偏高，能量的浪费非常之大。例如：若需要在某个比特写1，该比特有一半的可能性已经是一个1，不需要再耗费能量了。然而写电路无法知道该比特之前的状态，所以无论之前的状态是1还是0，一个常见的作法是作一次写操作。在统计学的意义上，一半的能量就这样浪费了。其次，写入操作是给一个比特施加一个电脉冲，脉冲必须维持一个特定的长度，才能把错误率控制在可接受的范围内。例如对于实际中的一个1兆比特阵列，写脉冲的长度可能需要30纳秒才能把错误率控制在百万分之一以内，但其实在10纳秒的时间内，超过90％的比特已经完成了写操作。但随机地，可能有百万分之一的比特需要30纳秒才能完成写操作，写电路并不知道每一个比特需要的写入时间，只能把脉冲时间延长到最保守情况。这样，即使对于需要进行写操作的绝大部分比特，2/3甚至更多的能量是浪费的。
[0003]为了减少写入能量浪费，业界有两种方法。一是如美国专利US20180061466所示，用写入状态检测电路，能够在进行写操作的同时检测被写入比特的状态，一旦检测到该比特的状态已经到达目标值，立即终止写操作。这样的写入状态检测电路，能够大幅度降低写功耗。二是如美国专利US20120127788A1，在写操作中间增加读验证操作，关闭已经写成功的写操作，从而达到节省写功耗的目的。然而，写操作的同时检测被写入比特的状态，会有一定比例的MTJ需要较长写入时间，影响整体的写入速度。而写操作中直接后验证的方式，需要在写操作中间增加读操作，虽然每次读的时间可以比较短，但是由于读的次数无法确定，所以最后可能会使写操作完成的时间大大增加。

技术实现思路

[0004]为了解决上述技术问题，本申请的目的在于，提供一种磁性随机存储器，通过在写电路中设置写检测电路及其配套机制，减小写功耗提高，写入速度。
[0005]本申请的目的及解决其技术问题是采用以下技术方案来实现的。
[0006]依据本申请提出的一种磁性随机存储器，其包括写电路、存储阵列、行地址译码器与列地址译码器，所述行地址译码器与所述列地址译码器分别产生行地址信息与列地址信息至存储阵列以选择一个以上的被选择单元，将写电路提供的写入数据写入所述被选择单元。所述写电路包括：线路电压发生器，产生逐次升高的多个线路电压；线路写驱动器，依据待写数据产生对应所述被选择单元的线路设定电压，所述线路设定电压依据逐次升高的所
述多个线路电压而提升电位；写检测电路，连接所述列地址译码器与所述线路写驱动器之间的线路，在写操作的执行期间，实时检测所述线路设定电压以获取检测数据，并将所述检测数据与所述待写数据比对，决定是否关闭所述被选择单元对应的线路写驱动器。
[0007]本申请解决其技术问题还可采用以下技术措施进一步实现。
[0008]可选的，还包括时序控制器产生时序信号，所述线路电压发生器配合所述时序信号的脉冲以提供相异电位的线路电压。
[0009]可选的，所述线路电压发生器与所述线路写驱动器设有多个连接线路，所述位线电压发生器连接所述时序控制器以获取所述时序信号，依据所述时序信号的脉冲选取对应的连接线路输出线路电压。
[0010]可选的，所述线路电压发生器与所述线路写驱动器设有多个连接线路，每一连接线路设有相应的开关，所述写检测器依据所述时序信号的脉冲时机控制各所述连接线路的通路与断路，使得所述线路电压发生器配合所述时序信号的脉冲时机提供相异电位的线路电压。
[0011]可选的，所述线路电压发生器与所述线路写驱动器设有一个连接线路，所述位线电压发生器连接所述时序控制器以获取所述时序信号，依据所述时序信号的脉冲切换输出的线路电压。更进一步的，所述线路电压发生器设有多个电压线路，每一电压线路的输出端皆有开关，所述位线电压发生器依据所述时序信号的脉冲控制各所述电压线路与所述连接线路的通路与断路，以切换输出的线路电压。
[0012]可选的，所述线路电压发生器在前次脉冲时提供线路电压的电位，低于后次脉冲时提供线路电压的电位；前次脉冲时，所述写检测电路获取所述检测数据，后次脉冲时比对所述检测数据与所述待写数据。
[0013]可选的，当所述检测数据与所述待写数据存在一个以上的一致数据时，所述一致数据匹配的被选择单元，其线路写驱动器将直接或间接被所述检测电路控制而关闭；不一致数据的被选择单元匹配的被选择单元，其线路写驱动器执行为操作；当所述检测数据与所述待写数据判断为一致时，不进行数据写入并结束所述写操作。
[0014]可选的，所述写操作为写1状态，所述线路电压发生器为位线电压发生器，所述线路写驱动器为位线写驱动器，所述线路电压为位线电压，所述线路设定电压为位线设定电压；所述写操作为写0状态，所述线路电压发生器为源极线电压发生器，所述线路写驱动器为源极线写驱动器，所述线路电压为源极线电压，所述线路设定电压为源极线设定电压。其中，前述两种配置能择一设置或同时设置。
[0015]本申请通过写电路的检测机制，相对于普通MRAM写电路本专利技术电路减少了不必要的写操作，不但可以减小写功耗，还可以提高MRAM单元的可靠性。其次，相对于已有的写检测电路方法，本申请采用多级逐步提高写电压的写电路设计实现MRAM写操作，可以提高MRAM的写速度。其三，由于MRAM单元的写操作特点是大部分单元可以很快完成，只有少部分写时间比较长；过高的写电压会影响MRAM单元的寿命。其四，本申请的方法可以对大部分单元以较低的电压完成写操作，提高MRAM的总体寿命；极少部分的单元以较高的电压完成写操作，对MRAM的总体寿命影响比较小。综上而言，本申请得以有效的提升MRAM整体的写入速度，缩短写入时间，更降低MRAM写入功耗。
附图说明
[0016]图1为范例性的磁随机存储器存储单元结构的概要示意图；
[0017]图2为范例性的磁随机存储器存储单元中磁性隧道结结构的概要示意图；
[0018]图3为范例性的磁随机存储器芯片架构图；
[0019]图4为US20180061466的写入状态检测电路示意图；
[0020]图5为US20120127788A1的读验证方法示意图；
[0021]图6A为本申请实施例的磁性随机存储器架构的写电路示意图；
[0022]图6B为本申请实施例的磁性随机存储器架构的写电路示意图；
[0023]图6C为本申请实施例的磁性本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种磁性随机存储器，其包括写电路、存储阵列、行地址译码器与列地址译码器，所述行地址译码器与所述列地址译码器分别产生行地址信息与列地址信息至存储阵列以选择一个以上的被选择单元，将写电路提供的写入数据写入所述被选择单元，其特征在于，所述写电路包括：线路电压发生器，产生逐次升高的多个线路电压；线路写驱动器，依据待写数据产生对应所述被选择单元的线路设定电压，所述线路设定电压依据逐次升高的所述多个线路电压而提升电位；写检测电路，连接所述列地址译码器与所述线路写驱动器之间的线路，在写操作的执行期间，检测所述线路设定电压以获取检测数据，并将所述检测数据与所述待写数据比对，决定是否关闭所述被选择单元对应的线路写驱动器。2.如权利要求1所述磁性随机存储器，其特征在于，还包括时序控制器产生时序信号，所述线路电压发生器配合所述时序信号的脉冲以提供相异电位的线路电压。3.如权利要求2所述磁性随机存储器，其特征在于，所述线路电压发生器与所述线路写驱动器设有多个连接线路，所述位线电压发生器连接所述时序控制器以获取所述时序信号，依据所述时序信号的脉冲选取对应的连接线路输出线路电压。4.如权利要求2所述磁性随机存储器，其特征在于，所述线路电压发生器与所述线路写驱动器设有多个连接线路，每一连接线路设有相应的开关，所述写检测器依据所述时序信号的脉冲时机控制各所述连接线路的通路与断路，使得所述线路电压发生器配合所述时序信号的脉冲时机提供相异电位的线路电压。5.如权利要求2所述磁性随机存储器，其特征在于，所述线路电压发生器与所述线...

【专利技术属性】
技术研发人员：李志怀，何伟伟，戴瑾，
申请(专利权)人：上海磁宇信息科技有限公司，
类型：发明
国别省市：