磁性随机存储器制造技术

本申请提供一种具备双端列地址解码器的磁性随机存储器，适用于磁性随机存储器芯片架构，读写电路通过行地址解码器和列地址解码器以控制连接选中的存储阵列的字线及位线，所述列地址解码器结构改良在于，将源极线与位线选择开关划分，分别设置于存储阵列相对两侧。相对于现行技术，降低了最坏情况下的导线总电阻，减少了不同行的导线电阻差，而且不需过度增设读写电路与线路选择开关，具有结构简单、制造成本低、可靠性高等优点。可靠性高等优点。可靠性高等优点。

【技术实现步骤摘要】
磁性随机存储器


[0001]本专利技术涉及存储器
，特别是关于具备双端列地址解码器的磁性随机存储器。

技术介绍

[0002]行地址解码器电路是将多位输入信号转换成多位输出信号，从而达到选中存储阵列单元字线目的。同时列地址解码器选中需要读写的列。进行写操作时，根据输入数据在两个方向对存储单元施加足够高的电压。进行读操作时，则需要对存储单元的电阻进行测量。
[0003]然而，现有的阵列布局在结合更先进技术，如在28纳米或更高级的半导体工艺节点上，位线与源极线的电阻高了许多。此造成了(1)导线上总电阻过大，进行写操作分掉了MTJ的电压，给写电路造成困难；(2)离列MUX开关远的行和近的相比，电阻差别太大，影响了读电路的设计。
[0004]在“2019IEEE International Solid-State Circuits Conference”会议上，英特尔公司的Liqiong Wei等人发表了论文，提出进行写操作时，从存储阵列的两端同时施加工作电压，以有效地降低了总导线电阻。但是这种方法虽然降低了导线的等效电阻，但写电路和列MUX开关(图中的Write Driver和COL MUX)需要加倍，付出了较大的成本代价。

技术实现思路

[0005]为了解决上述技术问题，本申请的目的在于，提供一种具备双端列地址解码器的磁性随机存储器，其通过将列地址解码器功能电路模块化，并依据源极线与位线的相应位置而配置于存储阵列周边。
[0006]本申请的目的及解决其技术问题是采用以下技术方案来实现的。
[0007]依据本申请提出的一种磁性随机存储器，通过行地址解码器和列地址解码器控制行选择开关以及列选择开关，连接读写电路与选中的存储阵列的字线、位线和源极线。所述列选择开关包括：源极线选择开关，设置于所述存储阵列的第一侧边，用于打开被选中的列线的源极线；位线选择开关，设置于所述存储阵列的第二侧边，所述第二侧边与所述第一侧边为位置相对于所述存储阵列的两侧边，用于打开被选中的列线的位线。
[0008]本申请解决其技术问题还可采用以下技术措施进一步实现。
[0009]在本申请的一实施例中，所述读写电路的写电路包括源极线写驱动电路，用于根据输入的数据，将源极线的电位设置为0电位或者是选定的写电压，所述源极线写驱动电路设置于所述第一侧边，通过所述源极线选择开关相连接被选中的源极线。
[0010]在本申请的一实施例中，所述读写电路的写电路包括位线写驱动电路，用于根据输入的数据，将位线的电位设置为0电位或者是选定的写电压，所述位线写驱动电路设置于所述第二侧边，通过所述位线选择开关相连接被选中的位线。
[0011]在本申请的一实施例中，所述列地址解码器根据接受到的列地址，产生各个所述源极线和各个所述位线的开关信号。
[0012]在本申请的一实施例中，所述列地址解码器包括源极线列地址解码器，其设置于所述第一侧边，连接所述源极线选择开关，以打开被选中的列线的源极线。
[0013]在本申请的一实施例中，所述列地址解码器包括位线列地址解码器，其设置于所述第二侧边，连接所述位线选择开关，以打开被选中的列线的位线。
[0014]在本申请的一实施例中，所述列地址解码器包括源极线列地址解码器、位线列地址解码器与位线写驱动电路，其皆设置于所述第二侧边，且连接所述位线选择开关，所述位线选择开关受所述列地址解码器控制，将被选中的列线的源极线与所述位线写驱动电路相连接。
[0015]在本申请的一实施例中，所述存储阵列中多个列共享一根源极线，所述列地址解码器包括第一解码器，所述第一解码器连接所述源极线选择开关，并通过所述源极线选择开关打开被选中的列的源极线，并把没选中的列的位线和相应的源极线短接到一起；所述列地址解码器包括第二解码器，所述第二解码器连接所述位线选择开关，并通过所述位线选择开关，打开被选中的列的位线。
[0016]在本申请的一实施例中，在所述第一侧边，所述源极线写驱动电路与所述源极线之间，及所述源极线与位线之间，分别通过传输门电路进行连接，所述传输门电路的控制端连接所述第一解码器的输出端。
[0017]在本申请的一实施例中，在所述第二侧边，所述位线与读写电路之间，分别通过传输门电路进行连接，所述传输门电路的控制端连接所述第二解码器的输出端。
[0018]本申请通过组件连接结构的改变，被选中列的源极线与位线的作区别控制，通过功能模块化，将相关功能建构在存储阵列周边相近区域，不但能有效利用与缩减实体电路占用空间，还有益于实体器件缩小化。其次，将源极线选择开关与位线选择开关分布于存储阵列两侧，除能降低最坏情况下的导线总电阻，更进一步的还能减少了不同行的导线电阻差值。其三，就现行技术而言，不需要增加写电路和列选择开关，只是把原来的写电路和列解码器分置在阵列两侧，在必要时，最多增加一个面积很小的列解码器，故不需过度增设读写电路与线路选择开关，具有结构简单、制造成本低、可靠性高等优点。
附图说明
为了能更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0019]图1为范例性的磁性隧道结结构的示意图；
[0020]图2为范例性的磁随机存储器存储单元结构的示意图；
[0021]图3为范例性的磁随机存储器结构的示意图；
[0022]图4A与图4B为范例性的磁随机存储器局部结构的示意图；
[0023]图5为本申请实施例的磁随机存储器局部结构的示意图；
[0024]图6为本申请实施例的磁随机存储器的示意图；
[0025]图7为本申请实施例的磁随机存储器的共享源极线结构的示意图；
[0026]图8为本申请实施例的源极线/位线选择开关的示意图；
[0027]图9为本申请实施例图5至图8所示磁随机存储器的读写运作时序图。
具体实施方式
[0028]请参照附图中的图式，其中相同的组件符号代表相同的组件。以下的说明是基于所例示的本申请具体实施例，其不应被视为限制本申请未在此详述的其它具体实施例。
[0029]以下各实施例的说明是参考附加的图式，用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本申请，而非用以限制本申请。
[0030]本申请的说明书和权利要求书以及上述附图中的述语“第一”、“第二”、“第三”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应当理解，这样描述的对象在适当情形下可以互换。此外，术语“包括”和“具有”以及他譬的变形，意图在于覆盖不排他的包含。
[0031]本申请说明书中使用的术语仅用来描述特本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种磁性随机存储器，通过行地址解码器和列地址解码器控制行选择开关以及列选择开关，连接读写电路与选中的存储阵列的字线、位线和源极线，其特征在于，所述列选择开关包括：源极线选择开关，设置于所述存储阵列的第一侧边，用于打开被选中的列的源极线；位线选择开关，设置于所述存储阵列的第二侧边，所述第二侧边与所述第一侧边为位置相对于所述存储阵列的两侧边，用于打开被选中的列的位线。2.如权利要求1所述磁性随机存储器，其特征在于，所述读写电路的写电路包括源极线写驱动电路，用于根据输入的数据，将源极线的电位设置为0电位或者是选定的写电压，所述源极线写驱动电路设置于所述第一侧边，通过所述源极线选择开关相连接被选中的源极线。3.如权利要求1所述磁性随机存储器，其特征在于，所述读写电路的写电路包括位线写驱动电路，用于根据输入的数据，将位线的电位设置为0电位或者是选定的写电压，所述位线写驱动电路设置于所述第二侧边，通过所述位线选择开关相连接被选中的位线。4.如权利要求1所述磁性随机存储器，其特征在于，所述列地址解码器根据接受到的列地址，产生各个所述源极线和各个所述位线的开关信号。5.如权利要求1所述磁性随机存储器，其特征在于，...

【专利技术属性】
技术研发人员：李志怀，戴瑾，
申请(专利权)人：上海磁宇信息科技有限公司，
类型：发明
国别省市：