感光式半导体封装件及其制法以及其导线架制造技术

一种感光式半导体封装件，其特征在于，该封装件包括：　　　　导线架，具有一芯片座与多条的管脚，该多条管脚上接近该芯片座的一端分别形成有至少一凹部，该芯片座上则包括有至少一凹设区域；　　　　封装胶体，填充在该芯片座的凹设区域、管脚的凹部、与芯片座及管脚之间，并形成在该导线架上以定义出一芯片空间；　　　　芯片，具有一作用表面与一非作用表面，且容设在该芯片空间中，并以该非作用表面接置在该芯片座上，该非作用表面至少有部份接置在该凹设区域上方的封装胶体，而不与该凹设区域接触；　　　　多条导电组件，电性连接该芯片的作用表面与该多条管脚；以及　　　　透光单元，接置在该导线架上的封装胶体之上，以封盖住该芯片空间。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术是关于一种感光式半导体封装件及其制法与其导线架，特别是关于一种适用于影像传感器、且具有高结构强度的感光式半导体封装件及其制法与其导线架。
技术介绍
随着电子工业的进步与数字时代的来临，各式电子产品已日渐朝向功效整合的趋势发展，期望能将多样产品整合在单一的电子装置上，以提升其用途，进而突破原有的空间限制。因此，例如电荷藕合组件(Charge Coupled Device，CCD)或CMOS传感器(CMOS Sensor)等可整合到各类便携装置的电子组件扮演着重要的角色。如何封装此类组件所使用的感光式半导体芯片，并提升整体封装技术的优良率，显然已是封装技术发展上的重要课题。目前要封装此类感光式半导体芯片时，由于顾及此类芯片需直接进行辐射或接收光信号，且也要避免周遭灰尘或湿气进入该芯片周围而损及其运行效能，故一般均是如美国专利第6,384,472号案所专利技术的，如图7一般，制备一包括芯片座61与多条管脚62的现有导线架60(Leadframe)，先以封装胶体65(Molding Compound)围限出一胶堤(Dam)，形成供此类芯片63安置的空间(Cavity)，接着将芯片63接置在该具有胶堤65的芯片座61上，还利用焊线64(Wire)电性连接该芯片63与对应的管脚62，最后再以一例如光学玻璃(Optical Glass)的透光材料66封盖在该胶堤上，形成一盖子(Lid)，进行湿气的隔绝并发挥透光功能，达到低成本的商业需求。这一现有技术还如在图所示的该芯片座61的外缘与各管脚62的内缘形成阶梯状的结构，以借其阶梯状的凹设部份67增加封装胶体65与导线架60间的接触面积，提升两者的结合强度(Bound ability)与夹持力；然而，在实际生产过程中即可发现，经过后续高温可靠度或冲击测试乃至长距离的搬运过程后，该凹设部份67所增加的封装胶体65接触面积仍然有限，且该封装胶体65也仅限于该芯片座61周围侧边的附着，仍会由于夹持力不够，导致的脱落或破裂(Crack)现象，不但造成整体结构的破坏，也可能在破裂后形成细缝，导致湿气或灰尘的渗入而影响该感光式芯片63的作用表面，形成严重的质量问题。美国专利第6,545,332号案另提出一种改良式的封装结构，它是如图8所示，在上述图7的芯片座与管脚上另涂布一层液态胶体71，以令该液态胶体7 1包覆在该感光式芯片72的周围，并部份包覆该多条焊线73，该胶体71可以是一树脂，且其涂布高度是不大于该芯片72的作用表面，以借其固化后的包覆，强化该芯片座74，并可加以定位该多条焊线73，提升整体封装件的结构强度；然而，这一设计并无法解决上述芯片座74与封装胶体75夹持力不够的问题，仍难以避免结构破裂的现象，此外，若与图7的现有封装件相比较，这一设计尚增加了涂布液态胶体71的步骤，会导致量产上多余的工序与材料成本负担，且该液态胶体71的原意虽在于定位该多条焊线73，但由于其热膨胀系数与例如金线的焊线73相距过大，极可能在高温测试中造成热膨胀不匹配(CTE Mismatch)的现象，导致焊线73的断线，反造成优良率的降低。因此，如何开发一种改进的感光式半导体封装件及其制法，能够提升其芯片座与封装胶体间的夹持力，避免结构的破裂，同时还不会导致成本上升或焊线的断裂，确是相关研发领域所迫切待解的课题。
技术实现思路
为克服上述现有技术的缺点，本专利技术的主要目的在于提供一种具有高结构强度的感光式半导体封装件及其制法与其导线架。本专利技术的再一目的在于提供一种可强化芯片座与封装胶体间夹持力的感光式半导体封装件及其制法与其导线架。本专利技术的另一目的在于提供一种不会使材料接口产生破裂的感光式半导体封装件及其制法与其导线架。本专利技术的再一目的在于提供一种工序简易且成本低廉的感光式半导体封装件及其制法与其导线架。本专利技术的又一目的在于提供一种不致产生焊线断裂的感光式半导体封装件及其制法与其导线架。为达上述及其它目的，本专利技术所提供的感光式半导体封装件包括具有一芯片座与多条管脚的导线架，该多条管脚上接近该芯片座的一端分别形成有至少一凹部，该芯片座上则是包括至少一凹设区域；一封装胶体，是填充在该芯片座的凹设区域、管脚的凹部、与芯片座及管脚之间，并形成在该导线架上以定义出一芯片空间；具有一作用表面与一非作用表面的芯片，是容设在该芯片空间中，且该非作用表面是至少有部份粘置在该凹设区域上方的封装胶体上而不与该凹设区域接触；多条导电组件，用以电性连接该芯片的作用表面与该多条管脚；以及一透光单元，是接置在该导线架上的封装胶体之上，以封盖住该芯片空间。因此，本专利技术的感光式半导体封装件的制法，其步骤包括制备一导线架，是具有一芯片座与多条的管脚；在该导线架上进行半蚀刻(Half-Etching)或压印(Coining)等步骤，以在该多条管脚上接近该芯片座的一端分别形成至少一凹部，并在该芯片座上形成至少一凹设区域；进行模压工序，以在该芯片座的凹设区域、管脚的凹部与模具间填充一封装胶体，并在该导线架上也形成封装胶体以定义出一芯片空间；在该芯片空间上接置一芯片，是具有一作用表面与一非作用表面，并令该非作用表面至少有部份粘置在该凹设区域上方的封装胶体上而不与该凹设区域接触；电性连接该芯片的作用表面与该多条管脚；以及以一透光单元接置在该导线架上的封装胶体上方，封盖住该芯片空间。此外，本专利技术的感光式半导体封装件专利技术的导线架包括一芯片座，包括至少一凹设区域；以及多条管脚，其接近该芯片座的一端是分别形成有至少一凹部；其中，该芯片座的凹设区域与该管脚的凹部是在模压工序中填充满一封装胶体，供芯片接置在该芯片座上时，其非作用表面至少有部份接置在该凹设区域上方的封装胶体上而不与该凹设区域接触。上述凹设区域是以半蚀刻(Half-Etch)法或压印(Coining)法所制成，且该凹设区域形成在该芯片座的中央或周围，同时，该凹设区域是一多边形凹设区域、十字形凹设区域或圆形凹设区域，且其表面上是可再形成有至少一开孔区域，该开孔区域则是多个孔洞或单一方形区域。此外，上述芯片是一作用表面上具有感光区的感光式芯片，该透光单元则是为一玻璃片(Glass)、红外线滤光片(IR Filter)或透光材料涂布层。因此，本专利技术的感光式半导体封装件及其制法与其导线架，即是借由至少一开设在该芯片座上的凹设区域，令封装胶体填充入该凹设区域内而包覆该芯片座，使该芯片的非作用表面至少有部份粘置在该凹设区域上方的封装胶体上，而不与该凹设区域接触，进而提升该封装胶体与芯片座间的夹持力与结构强度、强化芯片座与封装胶体间夹持力，不会使材料接口产生破裂，同时还能避免焊线断裂，本专利技术具有工序简易、成本低廉、操作很容易等特点。附图说明图1A至图1H是本专利技术的感光式半导体封装件的实施例1的制法流程图；图2A及图2B是自图1C的剖视线所视的感光式半导体封装件剖视图；图3A是本专利技术的实施例2的导线架上视图；图3B是本专利技术的实施例2的感光式半导体封装件的剖视图；图4A是本专利技术的实施例3的导线架上视图；图4B是本专利技术的实施例3的感光式半导体封装件的剖视图；图5A是本专利技术的实施例4的导线架上视图；图5B是本专利技术的实施例4的感光式半导体封装件的剖视图；图6A是本专利技术的实施例5的导线架上视图；图6B是本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种感光式半导体封装件，其特征在于，该封装件包括导线架，具有一芯片座与多条的管脚，该多条管脚上接近该芯片座的一端分别形成有至少一凹部，该芯片座上则包括有至少一凹设区域；封装胶体，填充在该芯片座的凹设区域、管脚的凹部、与芯片座及管脚之间，并形成在该导线架上以定义出一芯片空间；芯片，具有一作用表面与一非作用表面，且容设在该芯片空间中，并以该非作用表面接置在该芯片座上，该非作用表面至少有部份接置在该凹设区域上方的封装胶体，而不与该凹设区域接触；多条导电组件，电性连接该芯片的作用表面与该多条管脚；以及透光单元，接置在该导线架上的封装胶体之上，以封盖住该芯片空间。2.如权利要求1所述的感光式半导体封装件，其特征在于，该凹设区域是一半蚀刻区域。3.如权利要求1所述的感光式半导体封装件，其特征在于，该凹设区域是一压印区域。4.如权利要求1所述的感光式半导体封装件，其特征在于，该芯片的非作用表面是完全位于该凹设区域之上而不与该凹设区域接触。5.如权利要求1所述的感光式半导体封装件，其特征在于，该凹设区域是形成在该芯片座的中央。6.如权利要求1所述的感光式半导体封装件，其特征在于，该凹设区域是形成在该芯片座的周围。7.如权利要求1所述的感光式半导体封装件，其特征在于，该凹设区域是一多边形凹设区域。8.如权利要求1所述的感光式半导体封装件，其特征在于，该凹设区域是一十字形凹设区域。9.如权利要求1所述的感光式半导体封装件，其特征在于，该凹设区域是一圆形凹设区域。10.如权利要求1所述的感光式半导体封装件，其特征在于，该凹设区域上是再形成有至少一开孔区域。11.如权利要求10所述的感光式半导体封装件，其特征在于，该开孔区域是有多个孔洞。12.如权利要求10所述的感光式半导体封装件，其特征在于，该开孔区域是一方形区域。13.如权利要求1所述的感光式半导体封装件，其特征在于，该管脚上的凹部是一阶梯结构。14.如权利要求1所述的感光式半导体封装件，其特征在于，该透光单元是一玻璃片。15.如权利要求1所述的感光式半导体封装件，其特征在于，该透光单元是一红外线滤光片。16.如权利要求1所述的感光式半导体封装件，其特征在于，该透光单元是一透光材料涂布层。17.如权利要求1所述的感光式半导体封装件，其特征在于，该芯片是一作用表面上具有感光区的感光式芯片。18.如权利要求1所述的感光式半导体封装件，其特征在于，该导电组件是焊线。19.一种感光式半导体封装件的制法，其特征在于，该制法包括制备一导线架，具有一芯片座与多条管脚；在该导线架上进行移除步骤，以在该多条管脚上接近该芯片座的一端分别形成至少一凹部，并在该芯片座上形成至少一凹设区域；进行模压工序，在该芯片座的凹设区域、管脚的凹部与模具间填充一封装胶体，并在该导线架上也形成封装胶体以定义出一芯片空间；在该芯片空间上接置一芯片，是具有一作用表面与一非作用表面，并令该非作用表面至少有部份接置在该凹设区域上方的封装胶体上而不与该凹设区域接触；电性连接该芯片的作用表面与该多条管脚；以及以一透光单元接置在该导线架上的封装胶体之上，封盖住该芯片空间。20.如权利要求19所述的感光式半导体封装件的制法，其特征在于，该凹设区域与凹部是以半蚀刻法形...

【专利技术属性】
技术研发人员：黄建屏，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：