使用高选择性硬掩模形成沟槽的方法及使用该方法的半导体器件隔离方法技术

提供了一种用于使用具有高选择性的硬掩模来形成沟槽的方法以及一种使用该方法的用于半导体器件的隔离方法。该方法包括：在衬底之上形成第一硬掩模，该第一硬掩模包括氧化物层和氮化物层；在第一硬掩模之上形成具有高选择性的第二硬掩模；在第二硬掩模之上形成蚀刻阻挡层和抗反射涂层；在抗反射涂层之上形成光敏图案；使用光敏图案作为蚀刻阻挡来蚀刻抗反射涂层、蚀刻阻挡层和第二硬掩模；使用第二硬掩模作为蚀刻阻挡来蚀刻第一硬掩模和衬底以形成沟槽；以及去除第二硬掩模。

【技术实现步骤摘要】

本专利技术涉及一种用于制造半导体器件的方法，且更具体而言，涉及一种使用具有高选择性的硬掩模在原位(in-situ)形成沟槽的方法及一种使用该方法的用于半导体器件的隔离方法。
技术介绍
近来，为满足对大规模集成的需求，浅沟槽隔离(STI)方法常常用作半导体器件的器件隔离方法。对于使用STI方法的器件隔离，通常使用垫氧化物层和垫氮化物层，并使用基于光敏材料的器件隔离掩模作为蚀刻阻挡对垫氧化物层和垫氮化物层执行蚀刻。使用图案化的垫氮化物层作为硬掩模将衬底蚀刻至特定深度以形成沟槽，该沟槽变成器件隔离区。图1A和1B是示出了使用常规STI方法的用于半导体器件的器件隔离方法的简化横截面图。参考图1A，垫氧化物层12和垫氮化物层13顺序地形成在衬底11上。光敏层形成于垫氮化物层13上并暴露于光及显影形成为器件隔离掩模14。使用器件隔离掩模14作为蚀刻阻挡，在用于氧化物材料的蚀刻室(下文称为“氧化物蚀刻室”)中顺序地蚀刻垫氮化物层13和垫氧化物层12。参考图1B，在用于多晶硅材料的蚀刻室(下文称为“多晶硅蚀刻室”)中，使用器件隔离掩模14作为蚀刻阻挡来蚀刻衬底11。结果形成沟槽15。用于形成沟槽15的蚀刻工艺通过将蚀刻从氧化物蚀刻室转移到多晶硅蚀刻室来非原位(ex-situ)地执行。随后剥离器件隔离掩模14并执行清洗工艺。由于使用光敏材料形成沟槽15，因此，这一STI方法特别称作基于光敏材料的阻挡STI方法。然而，由于以上两个蚀刻工艺在非原位条件下执行，因此，制造工艺可能变得复杂。例如，常规STI方法包括四个顺序的工艺，包括用于硬掩模(如垫氮化物层)的蚀刻工艺、用于沟槽的蚀刻工艺、光敏材料的剥离以及清洗工艺。由于复杂的制造工艺，总的处理时间亦可能变长。结果，可能增加制造成本。在用于硬掩模(例如垫氧化物层或垫氮化物层)的蚀刻工艺之后，在与执行硬掩模蚀刻工艺所在的蚀刻室不同的蚀刻室处执行用于形成沟槽的蚀刻工艺，即在非原位的条件下。因此，处理时间趋于延长，常引起原生氧化物层或聚合物的产生。原生氧化物层或聚合物的产生可导致沟槽深度变化。图2是受损垫氮化物层的显微图像。图3是垫氮化物层倾斜型面的显微图像。如图2和3中所示，因为光阻材料具有低选择性，所以垫氮化物层更有可能受损(参考图2中的‘16’)或倾斜(参考图3中的‘17’)。受损的垫氮化物层16和垫氮化物层的倾斜型面17可引起深度变化。结果，对于高集成的器件，可能难以将垫氮化物层用于器件隔离方法。
技术实现思路
因而，本专利技术的一个目的是提供一种用于形成沟槽的方法和一种使用该方法的用于半导体器件的隔离方法，该用于形成沟槽的方法同时减少通常由在非原位条件下执行的蚀刻工艺所引起的沟槽深度变化以及对垫氮化物层的损坏或者垫氮化物层的倾斜型面。根据本专利技术的一方面，提供了一种用于在半导体器件中形成沟槽的方法，包括在衬底之上形成第一硬掩模，该第一硬掩模包括氧化物层和氮化物层；在第一硬掩模之上形成具有高选择性的第二硬掩模；在第二硬掩模之上形成蚀刻阻挡层和抗反射涂层；在抗反射涂层之上形成光敏图案；使用光敏图案作为蚀刻阻挡来蚀刻抗反射涂层、蚀刻阻挡层和第二硬掩模；使用第二硬掩模作为蚀刻阻挡来蚀刻第一硬掩模和衬底以形成沟槽；以及去除第二硬掩模。根据本专利技术的另一方面，提供了一种用于在半导体器件中隔离器件的方法，包括在衬底之上顺序地形成垫氧化物层和垫氮化物层；在垫氮化物层之上形成无定形碳层；在无定形碳层之上顺序地形成蚀刻阻挡层和抗反射涂层；在抗反射涂层之上形成光敏图案；使用光敏图案作为蚀刻阻挡来顺序地蚀刻抗反射涂层、蚀刻阻挡层和无定形碳层；使用无定形碳层作为蚀刻阻挡来顺序地蚀刻垫氮化物层、垫氧化物层和衬底以形成沟槽；去除无定形碳层；形成绝缘层以填充沟槽；以及去除垫氮化物层。附图说明参考以下结合附图给出的对典型实施例的描述，本专利技术的以上和其它目的及特征将变得更好理解，在附图中图1A和1B是描述使用常规STI方法的器件隔离方法的简化横截面图；图2是当采用常规器件隔离方法时的受损垫氮化物层的显微图像；图3是当采用常规器件隔离方法时的倾斜垫氮化物层的显微图像；图4A至4H是描述根据本专利技术实施例的半导体器件隔离方法的简化横截面图；以及图5示出根据本专利技术实施例在原位STI方法之后所形成的结构的显微图像。具体实施例方式将参考附图详细描述本专利技术的典型实施例。在本专利技术的实施例中提出一种使用原位STI方法的器件隔离方法。具体而言，所提出的原位STI方法使用具有高选择性的硬掩模(例如无定形碳)。垫氧化物层和垫氮化物层的层叠结构称作第一硬掩模，而且无定形碳层作为第二硬掩模形成在第一硬掩模之上。当蚀刻垫氮化物层时以及当蚀刻衬底(如基于硅的衬底)以形成沟槽时，无定形碳层充当蚀刻阻挡。当使用无定形碳层蚀刻硅衬底时，由于无定形碳层具有高选择性，因此在形成沟槽之前不蚀刻掉无定形碳层。保留的无定形碳层减少对垫氮化物层即第一硬掩模的损坏。下文中，将参考附图详细描述器件隔离方法。图4A至4H是描述根据本专利技术实施例用于半导体器件的隔离方法的简化横截面图。参考图4A，通过执行热氧化工艺，在衬底21之上形成垫氧化物层22。垫氧化物层22形成至范围从约50至约300的厚度。采用化学气相沉积(CVD)方法在垫氧化物层22之上顺序地形成垫氮化物层23和无定形碳层24。垫氮化物层23的厚度范围从约400至约800。无定形碳层24在约300℃至约600℃形成，并具有范围从约1,000至约5,000的厚度。无定形碳层24的厚度可根据将通过蚀刻衬底21(如基于硅的衬底)而形成的沟槽的深度来变化。在无定形碳层24之上形成厚度约200至约800的氧氮化硅层25。在无定形碳层24上执行蚀刻时，氧氮化硅层25所起到的作用在于减少由于器件隔离掩模27和抗反射涂层26的损失而造成的对无定形碳层24的蚀刻。换言之，氧氮化硅层25充当蚀刻阻挡层。上述抗反射涂层26形成在氧氮化硅层25之上，并且特别地，抗反射涂层26包括有机材料。例如，抗反射涂层26由包括碳和氢的材料形成。氧氮化硅层25是基于CVD方法形成的，而且氧氮化硅层25的厚度可根据无定形碳层24和垫氮化物层23的厚度而变化。上述器件隔离掩模27形成在抗反射涂层26之上。更具体地，尽管未示出，在抗反射涂层26之上形成光敏材料并通过曝光和显影工艺来图案化。顺序地蚀刻抗反射涂层26、氧氮化硅层25、无定形碳层24、垫氮化物层23、垫氧化物层22和衬底21以形成沟槽。这些顺序的蚀刻工艺在原位进行并常常称作“原位STI工艺”。特别地，原位STI工艺是使用变压器耦合等离子体(TCP)作为等离子体源在多晶硅蚀刻室进行的。换言之，这些顺序的蚀刻工艺是在同一多晶硅蚀刻室中执行的。下文中将提供对顺序蚀刻工艺的详细描述。参考图4B，使用器件隔离掩模27作为蚀刻阻挡来蚀刻抗反射涂层26。抗反射涂层26是在以下条件下进行蚀刻的约5mTorr至约40mTorr的压力；至少两倍于最低功率的最高功率；以及CF4/CHF3/O2的混合气体。作为最高功率和最低功率的典型条件，最高功率的范围可从约300W至约900W，而最低功率的范围可从约20W至约400W。抗反射涂层26亦可以约80度或更少(如约70度至约80度)的角度加以蚀刻本文档来自技高网...

【技术保护点】
一种用于在半导体器件中形成沟槽的方法，包括：在衬底之上形成第一硬掩模，该第一硬掩模包括氧化物层和氮化物层；在所述第一硬掩模之上形成具有高选择性的第二硬掩模；在所述第二硬掩模之上形成蚀刻阻挡层和抗反射涂层；在所 述抗反射涂层之上形成光敏图案；使用所述光敏图案作为蚀刻阻挡，蚀刻所述抗反射涂层、所述蚀刻阻挡层和所述第二硬掩模；使用所述第二硬掩模作为蚀刻阻挡，蚀刻所述第一硬掩模和所述衬底以形成沟槽；以及去除所述第二硬掩模。

【技术特征摘要】
KR 2005-11-12 10-2005-01083151.一种用于在半导体器件中形成沟槽的方法，包括在衬底之上形成第一硬掩模，该第一硬掩模包括氧化物层和氮化物层；在所述第一硬掩模之上形成具有高选择性的第二硬掩模；在所述第二硬掩模之上形成蚀刻阻挡层和抗反射涂层；在所述抗反射涂层之上形成光敏图案；使用所述光敏图案作为蚀刻阻挡，蚀刻所述抗反射涂层、所述蚀刻阻挡层和所述第二硬掩模；使用所述第二硬掩模作为蚀刻阻挡，蚀刻所述第一硬掩模和所述衬底以形成沟槽；以及去除所述第二硬掩模。2.如权利要求1的方法，其中所述第二硬掩模包括无定形碳层。3.如权利要求2的方法，其中对所述抗反射涂层、所述蚀刻阻挡层和所述第二硬掩模的蚀刻以及为形成所述沟槽而对所述第一硬掩模和所述衬底的蚀刻是在同一室中原位进行的。4.如权利要求2的方法，其中对所述抗反射涂层、所述蚀刻阻挡层和所述第二硬掩模的蚀刻、为形成所述沟槽而对所述第一硬掩模和所述衬底的蚀刻以及所述第二硬掩模的去除是在同一室中原位执行的。5.如权利要求2的方法，其中对所述抗反射涂层、所述蚀刻阻挡层和所述第二硬掩模的蚀刻以及为形成所述沟槽而对所述第一硬掩模和所述衬底的蚀刻是在同一室中原位执行的，而所述第二硬掩模的去除是在不同的室中非原位执行的。6.如权利要求5的方法，其中所述抗反射涂层、所述蚀刻阻挡层和所述第二硬掩模的蚀刻以及所述第一硬掩模和所述衬底的蚀刻被原位执行时所在的所述室是多晶硅蚀刻室。7.如权利要求1的方法，其中所述蚀刻阻挡层包括氧氮化硅层。8.如权利要求1的方法，其中所述抗反射涂层、所述蚀刻阻挡层和所述第二硬掩模的蚀刻包括将所述抗反射涂层和所述蚀刻阻挡层蚀刻至具有以约80度或更少的角度倾斜的蚀刻型面。9.如权利要求8的方法，其中所述第二硬掩模的蚀刻包括将所述第二硬掩模蚀刻至具有垂直的蚀刻型面。10.一种用于在半导体器件中隔离器件的方法，包括在衬底之上顺序地形成垫氧化物层和垫氮化物层；在所述垫氮化物层之上形成无定形碳层；在所述无定形碳层之上顺序地形成蚀刻阻挡层和抗反射涂层；在所述抗反射涂层之上形成光敏图案；使用所述光敏图案作为蚀刻阻挡，顺序地蚀刻所述抗反射涂层、所述蚀刻阻挡层和所述无定形碳层；使用所述无定形碳层作为蚀刻阻挡，顺序地蚀刻所述垫氮化物层、所述垫氧化物层和所述衬底以形成沟槽；去除所述无定形碳层；形成绝缘层以填充所述沟槽；以及去除所述垫氮化物层。11.如权利要求10的方法，其中对所述抗反射涂层、所述蚀刻阻挡层和所述无定形碳层的顺序蚀刻以及为形成沟槽而对所述垫氮化物层、所述垫氧化物层和所述衬底的顺序蚀刻是在同一室中原位执行的。12.如权利要求10的方法，其中对所述抗反射涂层、所述蚀刻阻挡层和所述无定形碳层的顺序蚀刻、为形成沟槽而对所述垫氮化物层、所述垫氧化物层和所述衬底的顺序蚀刻以及所述无定形碳层的去除是在同一室中原位执行的。13.如权利要求10的方法，其中对所述抗反射涂层、所述蚀刻阻挡层和所述无定形碳层的顺序蚀刻以及为形成沟槽而对所述垫氮化物层、所述垫氧化物层和所述衬底的顺序蚀刻是在同一室中原位执行的，而所述无定形碳层的去除是在不同的室中非原位执行的。14.如权利要求13的方法，其中对所述抗反射涂层、所述蚀刻阻挡层和所述无定形碳层的顺序蚀刻以及为形成沟槽而对所述垫氮化物层、所述垫氧化物层和所述衬底的顺序蚀刻被原...

【专利技术属性】
技术研发人员：金明玉，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]