用自对准工艺制造的相变存储器及其制造方法技术

一种存储器，包括成行成列形成阵列的晶体管，跨过所述阵列成列的导线，接触所述导线并与所述导线自对准的相变元件，该存储器包括接触相变元件的底电极，每个底电极与所述导线自对准并耦合到晶体管的源－漏极路径的一侧。

【技术实现步骤摘要】

本专利技术涉及相变存储器，尤其涉及利用自对准工艺制造的相变存储器。
技术介绍
相关申请的交叉引用本申请涉及标题为“利用自对准方法制造的相变存储器”、代理人案卷号I331.296.101、序列号为##/###,###的美国专利申请以及标题为“利用自对准方法制造的相变存储器”、代理人案卷号I331.297.101的、序列号为##/###,###的美国专利申请，它们与本申请均在同一天提交，并且在这里被结合用作参考。非易失性存储器的一种类型是电阻性存储器。电阻性存储器利用存储元件的电阻值来储存一位或多位的数据。例如，被编程为具有高阻值的存储元件可以表示逻辑“1”数据位值，并且被编程为具有低阻值的存储元件可以表示逻辑“0”数据位值。通过给所述存储元件施加电压脉冲或者电流脉冲来电切换存储元件的电阻值。一种类型的电阻性存储器是相变存储器。相变存储器使用将相变材料用于电阻性存储元件。相变存储器取决于显示出至少两种不同状态的相变材料。相变材料可以用在存储单元中来储存数据位。相变材料的状态可以被称作非晶态和晶态。这些状态之所以可以被区分，是因为所述非晶态通常显示出比所述晶态更高的电阻率。一般，所述非晶态包括更无序的原子结构，而所述晶态包括更有序晶格。一些相变材料显示出超过一个晶态，例如立方面心(FCC)状态和六方密行(HCP)状态。这两种晶态具有不同的电阻率，并且可以用来储存数据位。在所述相变材料中的相变可以可逆感应。这样，所述存储器可以响应于温度的变化从所述非晶态改变为晶态以及从晶态改变为非晶态。相变材料的温度的变化可以通过各种方式实现。例如，可以将激光直接射到所述相变材料上，电流可以通过所述相变材料，或者电流可以馈通靠近所述相变材料的电阻加热器。在其中的一些方法中，可以控制所述相变材料的加热从而可以控制所述相变材料中的相变。可以利用所述相变材料的存储状态，对包括具有多个存储单元的存储器阵列的相变存储器编程以便存储数据，其中多个存储单元由相变材料制成。在相变存储器装置中读和写数据的一种方法是控制施加给所述相变材料的电流和/或电压脉冲。电流和/或电压的电平通常对应于每个存储单元中的相变材料中感应的温度。对于数据存储应用，减小物理存储单元尺寸是人们不懈追求的目标。减小物理存储单元尺寸则增加存储器的存储密度并且减小存储器的成本。为了减小物理存储单元尺寸，则应当易于对所述存储单元的布局进行光刻。此外，由于存储单元中的金属和有源材料之间的层间电阻对于小区域而言对总电阻贡献相当大，因此界面面积应当被很好的控制。最终，所述存储单元布局应当具有机械稳定性，从而改进化学机械平坦化(CMP)工艺窗口，进而获得更高的产量。基于这些和其它的原因，需要本专利技术。
技术实现思路
本专利技术的一个实施在于提供一种存储器。这种存储器包括组成阵列的成行成列的晶体管，跨过该阵列成列的导线，以及接触这些导线并与这些导线自对准的相变元件。该存储器包括接触相变元件的底电极，每个底电极都与导线自对准并耦合到晶体管的源—漏极路径的一侧。附图说明附图用以提供对本专利技术更深一步的理解，并结合到本说明书中组成其一部分。这些图阐明了本专利技术的一些实施例，并和描述文字一起来解释本专利技术的原理。本专利技术的其它实施例和许多预期的优点将参照下面的详细描述容易被理解。这些图的元件不必按照彼此的比例绘制。同样的参考标记表示对应相同的部件。图1是相变存储单元阵列的一个实施例的说明图。图2A是相变存储单元阵列的一个实施例的横截面图。图2B是图2A中相变存储单元阵列的垂直横截面图。图2C是图2A中相变存储单元阵列的俯视图。图3A是经预处理的晶片的一个实施例的横截面图。图3B是图3A中经预处理的晶片的垂直横截面图。图3C是图3A中经预处理的晶片的俯视横截面图。图3D是图3A中经预处理的晶片的俯视图。图4是经预处理的晶片、第一电极材料层、第一相变材料层的实施例的横截面图。图5是蚀刻之后经预处理的晶片、第一电极材料层和第一相变材料层的实施例的横截面图。图6A是经预处理的晶片、第一电极材料层、第一相变材料层和介电材料层的实施例的横截面图。图6B是图6A中晶片的垂直横截面图。图6C是图6A中晶片的俯视图。图7A是经预处理的晶片、第一电极材料层、第一相变材料层、介电材料层、第二相变材料层和第二电极材料层的一个实施例的横截面图。图7B是图7A中晶片的垂直横截面图。图8A是蚀刻之后经预处理的晶片、底电极、第一相变材料层、第二相变材料层和位线的实施例的横截面图。图8B是图8A中经预处理的晶片的垂直横截面图。图8C是图8A中经预处理的晶片的俯视图。图9A是经预处理的晶片的一个实施例的横截面图。图9B是图9A中经预处理的晶片的垂直横截面图。图9C是图9A中经预处理的晶片的俯视横截面图。图9D是图9A中经预处理的晶片的俯视图。图10是经预处理的晶片、第一电极材料层和硬掩模材料层的实施例的横截面图。图11是蚀刻之后经预处理的晶片、第一电极材料层和硬掩模材料层的实施例的横截面图。图12是经预处理的晶片、第一电极材料层、硬掩模材料层和介电材料层的实施例的横截面图。图13A是除去硬掩模之后，经预处理的晶片、第一电极材料层和介电材料层的实施例的横截面图。图13B是图13A中晶片的垂直横截面图。图13C是图13A中晶片的俯视图。图14A是经预处理的晶片、第一电极材料层、介电材料层、相变材料层和第二电极材料层的实施例的横截面图。图14B是图14A中晶片实施例的垂直横截面图。图15A是蚀刻之后，经预处理的晶片、底电极、介电材料层、相变材料层和位线的实施例的横截面图。图15B是图15A中晶片的垂直横截面图。图15C是图15A中晶片的俯视图。图16A是相变存储单元阵列另一个实施例的横截面图。图16B是图16A中相变存储单元阵列的垂直横截面图。图16C是图16A中相变存储单元阵列的俯视图。图17A是经预处理的晶片的一个实施例的横截面图。图17B是图17A中经预处理的晶片的垂直横截面图。图17C是图17A中经预处理的晶片的俯视横截面图。图17D是图17A中经预处理的晶片的俯视图。图18是经预处理的晶片、第一电极材料层和相变材料层的一个实施例的横截面图。图19是蚀刻之后，经预处理的晶片、第一电极材料层和相变材料层的一个实施例的横截面图。图20A是经预处理的晶片、第一电极材料层、相变材料层和介电材料层的一个实施例的横截面图。图20B是图20A中晶片的垂直横截面图。图20C是图20A中晶片的俯视图。图21A是经预处理的晶片、第一电极材料层、相变材料层、介电材料层和第二电极材料层的一个实施例的横截面图。图21B是图21A中晶片的垂直横截面图。图22A是蚀刻之后，经预处理的晶片、底电极、相变元件和位线的一个实施例的横截面图。图22B是图22A中晶片的垂直横截面图。图22C是图22A中晶片的俯视图。图23A是相变存储单元阵列另一个实施例的横截面图。图23B是图23A中相变存储单元阵列的垂直横截面图。图23C是图23A中相变存储单元阵列的俯视图。图24A是经预处理的晶片的一个实施例的横截面图。图24B是图24A中经预处理的晶片的垂直横截面图。图24C是图24A中经预处理的晶片的俯视横截面图。图24D是图24A中经预处理的晶片的俯视图。图25是经预处理的晶本文档来自技高网...

【技术保护点】
一种存储器，包含：成行成列形成阵列的晶体管；跨过所述阵列成列的导线；接触所述导线并与所述导线自对准的相变元件；以及接触所述相变元件的底电极，每个底电极都与导线自对准并耦合到晶体管的源－漏极路径的一侧。

【技术特征摘要】
US 2006-3-2 11/3663701.一种存储器，包含成行成列形成阵列的晶体管；跨过所述阵列成列的导线；接触所述导线并与所述导线自对准的相变元件；以及接触所述相变元件的底电极，每个底电极都与导线自对准并耦合到晶体管的源-漏极路径的一侧。2.权利要求1的存储器，其中每个底电极都在垂直于所述导线的一侧上与一相变元件自对准。3.权利要求1的存储器，还包含跨过所述阵列成行的地线，每条地线耦合到每行中晶体管的源-漏极路径的另一侧，其中所述导线为位线。4.权利要求1的存储器，还包含跨过所述阵列成行的字线，每条字线都耦合到每行中晶体管的栅极。5.权利要求1的存储器，其中该存储器可缩放至6F2，其中F为最小特征尺寸。6.权利要求1的存储器，其中该存储器可缩放至8F2，其中F为最小特征尺寸。7.一种存储器，包含成行成列形成阵列的晶体管；跨过所述阵列成列的导线；跨过所述阵列成列的并提供存储位置的相变材料，该相变材料接触所述导线并与所述导线自对准；以及接触所述存储位置的底电极，每个底电极都与导线自对准并耦合到晶体管的源-漏极路径的一侧。8.权利要求7的存储器，其中每个底电极都在垂直于所述导线的一侧上与存储位置自对准。9.权利要求7的存储器，还包含跨过所述阵列成行的地线，每条地线耦合到每行中晶体管的源-漏极路径的另一侧，其中所述导线为位线。10.权利要求7的存储器，还包含跨过所述阵列成行的字线，每条字线都耦合到每行中晶体管的栅极。11.权利要求7的存储器，其中该存储器可缩放至6F2，其中F为最小特征尺寸。12.权利要求7的存储器，其中该存储器可缩放至8F2，其中F为最小特征尺寸。13.一种存储器，包含成行成列形成阵列的晶体管；跨过所述阵列成列的导线；接触所述导线并与所述导线自对准的顶电极；接触所述顶电极并与所述导线自对准的相变元件；以及接触所述相变元件的底电极，每个底电极都与导线自对准并耦合到晶体管的源-漏极路径的一侧。14.权利要求13的存储器，其中每个底电极都在垂直于所述导线的一侧上与相变元件自对准。15.权利要求13的存储器，其中每个顶电极都在垂直于所述导线的一侧上与相变元件自对准。16.权利要求13的存储器，还包含跨过所述阵列成行的地线，每条地线耦合到每行中晶体管的源-漏极路径的另一侧，其中所述导线为位线。17.权利要求13的存储器，还包含跨过所述阵列成行的字线，每条字线都耦合到每行中晶体管的栅极。18.权利要求13的存储器，其中该存储器可缩放至6F2，其中F为最小特征尺寸。19.权利要求13的存储器，其中该存储器可缩放至8F2，其中F为最小特征尺寸。20.一种制造存储器的方法，该方法包括提供包括第一接触的经预处理的晶片；在经预处理的晶片上沉积第一电极材料层；在第一电极材料层上沉积第一相变材料层；蚀刻第一相变材料层和与第一相变材料层自对准的第一电极材料层，以形成接触第一接触的第一电极材料和第一相变材料的条；在第一相变材料、第一电极材料和经预处理的晶片的暴露部分上沉积电介质材料层；平坦化该电介质材料层以露出第一相变材料；在第一相变材料和该电介质材料层上沉积第二相变材料层；在第二相变材料层上沉积第二电极材料层；以及蚀刻第二电极材料层、第二相变材料层、第一相变材料和第一电极材料，以形成导线、与导线自对准并提供存储位置的相变材料、以及与导线自对准并接触第一接触的底电极。21.权利要求20的方法，还包括在第一相变材料层上沉积硬掩模材料层；以及蚀刻硬掩模材料层、与硬掩模材料层自对准的第一相变材料层、以及与硬掩模材料层自对准的第一电极材料层，以形成硬掩模...

【专利技术属性】
技术研发人员：UG冯施维林，T哈普，
申请(专利权)人：奇梦达股份公司，
类型：发明
国别省市：DE[德国]