静电放电保护装置及其电路制造方法及图纸

一种静电保护装置，其包括：　　　　一第一Ｎ型掺杂区域；　　　　一第一Ｐ型掺杂区域，电连接至所述第一Ｎ型掺杂区域；　　　　一第一Ｎ型井区域，包围所述第一Ｎ型掺杂区域和所述第一Ｐ型掺杂区域；　　　　一第二Ｎ型掺杂区域，被所述第一Ｎ型井区域所包围；　　　　一第二Ｐ型掺杂区域；　　　　一第三Ｎ型掺杂区域，电连接至所述第二Ｐ型掺杂区域；　　　　一第三Ｐ型掺杂区域，包围所述第三Ｎ型掺杂区域；　　　　一第二Ｎ型井区域，包围所述第三Ｎ型掺杂区域；以及　　　　一导电连接线功能方法，被配置以释放静电电荷，其中所述导电连接线功能方法包括至少一连接导线。

【技术实现步骤摘要】
静电放电保护装置及其电路专利
[OOOl]本专利技术涉及静电放电(ESD)保护装置，并且尤其涉及一静 电放电电路以及电路布局用于保护由高压半导体工艺所制造的其他 电路元件。技术背景静电放电保护电路在每一半导体芯片中是一常用的元件。 该静电放电保护电路保护一半导体芯片免于由暂态电压或电流所引 起的损害。特定材料的累积电荷所造成的暂态电压或电流可以通过摩 擦而轻易地释放电荷。因此，静电放电保护电路被专利技术而且被放置在 芯片中靠近输入/输出接脚的位置。当过量的暂态电压或电流产生， 静电放电保护电路可以即时的反应，将过量的暂态电压或电流引导至 电压源以避免该电压或电流流入核心电路。依据累积电荷的来源，静电放电模式主要有三个种类，其 为机器模式(Machine Mode),人体模式(Human Body Mode)，以及电 荷元件模式(Charge Device Mode)。机器模式被用来模拟制造环境以 及有许多的规格来定义机器模式。人体模式是用来模拟人们以他们的 手接触半导体芯片的接脚时，经由人体所产生的静电荷。这些电荷将 会流经接脚以及导致半导体芯片的损坏。电荷元件模式对大面积的芯 片而言是最不理想的模式。电荷元件模式的电荷是在制造过程中累积 在芯片的内部，以及会释放至外在的环境而不论该环境是否有静电 荷。因此，因为静电荷无所不在，有效的静电放电保护变的更加重要。最简单的静电放电保护电路包括两个逆向偏压的二极管， 一个接在电压源和一输入接点，另一个接在地电位和该输入接点。两 个逆向偏压二极管当芯片操作在正常的情况下时是关闭的。 一般电压 源不会供应超过50伏特的电压。当在输入接点的电压超过该逆向偏压二极管的击穿电压时，该逆向偏压二极管进入击穿模式。在击穿模 式下的二极管会很快的排除电流。相较于其他电路元件，二极管能承受较大的静电放电压力，例如，金氧半导体元件(Metal Oxidation Semiconductor)， 或是双极接面晶体管元件(Bipolar Junction Transistor) 0Yu所专利技术的美国专利号码6,297,536，标题「用于静电放 电保护与硅化物制程相容之二极体结构」，披露一具有一扩散区域的 二极管结构，其整个边缘是被N型井所包围，以增加在高电流压力 情况下二极管的弹力电阻值。此专利的公开说明书可作为本专利技术的参 考资料。该二极管结构有一硅化物层覆盖该扩散区域使得一放电电流 可以均匀地流经该硅化物层和该扩散层，因为该硅化物层提供较佳的 导电特性。 一静电放电保护电路利用一二极管结构当成一放电工具， 具有简单和小面积的优点，但是无法在很短的时间内反应大的暂态电 压或电流。大的暂态电压或电流需要大的接面面积来释放，因为大的 面积产生大的寄生电容，所以会延迟反应时间。假如该寄生电容太大， 该静电放电二极管的保护机制可能无法反应那些放电事件。因此，许 多静电放电保护电路采用主动电路元件，例如，寄生双极性接面晶体 管，以主动有效地释放暂态电压或电流。 Vashchenko等人所专利技术的美国专利号码6,492,859授予， 标题「可调整静电放电保护箝制」，披露一用于一类比双极性电路的 静电保护电路。在此附上该专利的公开说明以供参考。在该现有技术 中，该静电放电保护电路采用一反向连接的NPN双极性接面晶体管，当成是一雪崩二极管，其具有一介于该双极性接面晶体管的基极和集 极之间可以调整击穿电压的电阻。该反向连接的NPN双极性接面晶 体管促使另一个PNP双极性接面晶体管进入导通状态，使得该PNP 双极性接面晶体管的基极电流是该反向连接的NPN双极性接面晶体 管的基极电流的倍数。该电阻连接至该反向连接晶体管以调整该反向 连接晶体管的击穿电压。通常，该电阻被用来减少该反向连接晶体管 的击穿电压。虽然，在此专利说明中采用一可调整的电阻，但其并未 提及任何伴随此电路的紧密电路布局图案。在图1中，显示一依据传统的设计以供高电压应用的一静 电放电保护电路的电路布局图案。在p型衬底上，该静电放电保护电 路的一电路布局图案11具有一n型浓掺杂区域2， 一n型淡掺杂区 域3， 一p型浓掺杂区域6， 一p型淡掺杂区域5。该n型淡惨杂区 域3与该p型衬底形成一 pn接面二极管，该p型衬底连接至p型浓 掺杂区域4。该p型淡掺杂区域5与一包围一n型浓掺杂区域8，该 p型浓掺杂区域6，以及该p型淡掺杂区域5的额外n型井区域1形 成一 pn接面二极管。该n型井区域1是一 n型掺杂区域扮演一 p 型半导体元件衬底的角色。该静电放电保护电路通常有二pn接面二 极管，其中该二极管是由二寄生双极性接面晶体管经由适当的电连接 所形成。通常， 一简单的电性配置可以是一金属线连接至一输入/输 出端点，至该n型浓掺杂区域2，以及该p型浓掺杂区域6，具有该 p型浓掺杂区域4连接至接地，以及该n型浓掺杂区域8连接至该电 源。在图1中，该静电放电保护电路的电路布局图案形成该传 统静电放电保护电路其包括两个逆向偏压二极管， 一个形成于电压源 和输入端点之间，以及另一个形成于接地和输入端点之间。
技术实现思路
本专利技术的一目的为提供一种静电放电保护电路的电路布 局图案，以保护半导体芯片免于静电放电，特别是那些有高电压工艺 的芯片。在一实施例中，用于一静电放电保护电路的一具有电路布局 图案的一装置，其包括一第一 n型掺杂区域； 一第一p型掺杂区域 连接至该第一 n型掺杂区域； 一第二 n型掺杂区域被一第一 n型井 区域所包围；以及该n型井区域包围该第一p型掺杂区域。可以有 许多的n型掺杂区域被该第一 p型掺杂区域所包围。该第一 n型掺 杂区域可以是淡掺杂。一 n型浓掺杂区域可以被置于该第一 n型掺 杂区域中以改善电极的电接触特性。[ooio]依据本专利技术，用于保护输入/输出端点的一静电放电保护电 路的一具有电路布局图案的一装置，可以更进一步包括一第二 p型掺 杂区域； 一第三N型掺杂区域连接至该第二P型掺杂区域； 一第三P 型掺杂区域包围该第三N型掺杂区域； 一第二 N型井区域包围该第 三N型掺杂区域；以及该第二 P型掺杂区域电连接至该第一 N型掺 杂区域。可以有许多的P型掺杂区域被该第三N型掺杂区域所包围。 该第二P型掺杂区域可以是淡掺杂。一P型浓掺杂区域可以被置于该 第二 P型掺杂区域中以改善电接触特性。依据该专利技术，用于保护输入/输出端点的一静电放电保护电路的一具有电路布局图案的一装置，可以更进一步包括一第四p型掺杂区域包围该第一 N型井区域； 一第四N型掺杂区域被一第三N型 井区域所包围；以及该第四N型惨杂区域包围该第三P型掺杂区域。依据该专利技术， 一具有一电路布局图案的装置，可以被配置 以限制在一电源端点上的静电放电压力暂态。相似于，用于保护输入 /输出端点的一静电放电电路的装置，该第一 N型掺杂区域电连接至 该第三N型掺杂区域。该第二 P型掺杂区域电连接至该第三P型惨 杂区域，如用以保护输入/输出端点的该静电放电电路中一样，而不 是连至该第一N型掺杂区域。依据本专利技术， 一种具有一电路布局图案的装置，可以被配 置以限制在一接地端点上的静电放电压力暂态。相似于，用于保护输 入/输出端点的一静电放电电路的装置，该第一 N型掺杂区域电连接 至该第二 N本文档来自技高网...

【技术保护点】
一种静电保护装置，其包括：一第一Ｎ型掺杂区域；一第一Ｐ型掺杂区域，电连接至所述第一Ｎ型掺杂区域；一第一Ｎ型井区域，包围所述第一Ｎ型掺杂区域和所述第一Ｐ型掺杂区域；一第二Ｎ型掺杂区域，被所述第一Ｎ型井区域所包围；一第二Ｐ型掺杂区域；一第三Ｎ型掺杂区域，电连接至所述第二Ｐ型掺杂区域；一第三Ｐ型掺杂区域，包围所述第三Ｎ型掺杂区域；一第二Ｎ型井区域，包围所述第三Ｎ型掺杂区域；以及一导电连接线功能方法，被配置以释放静电电荷，其中所述导电连接线功能方法包括至少一连接导线。

【技术特征摘要】
1、一种静电保护装置，其包括一第一N型掺杂区域；一第一P型掺杂区域，电连接至所述第一N型掺杂区域；一第一N型井区域，包围所述第一N型掺杂区域和所述第一P型掺杂区域；一第二N型掺杂区域，被所述第一N型井区域所包围；一第二P型掺杂区域；一第三N型掺杂区域，电连接至所述第二P型掺杂区域；一第三P型掺杂区域，包围所述第三N型掺杂区域；一第二N型井区域，包围所述第三N型掺杂区域；以及一导电连接线功能方法，被配置以释放静电电荷，其中所述导电连接线功能方法包括至少一连接导线。2、 如权利要求l所述的装置，还包括复数个N型掺杂区域，被所述第一P型掺杂区域所包围。3、 如权利要求l所述的装置，其中所述第一N型掺杂区域是淡掺杂。4、 如权利要求3所述的装置，其中所述第一N型掺杂区域被一 N型浓掺杂区域所包围。5、 如权利要求l所述的装置，还包括 复数个P型掺杂区域，被所述第三N型惨杂区域所包围。6、 如权利要求1所述的装置，还包括一电源功能方法，其电连接至所述第三N型掺杂区域和所述第 二N型掺杂区域；以及 一接地功能方法，其电连接至所述第三P型掺杂区域和所述第一 P型掺杂区域。7、 如权利要求1所述的装置，其中所述导电连接线功能方法还 包括复数个金属层以实施所述电连接。8、 如权利要求1所述的装置，还包括 一第四P型惨杂区域，包围所述第一N型井区域； 一第三N型井区域，包围所述第三P型掺杂区域；以及 一第四N型掺杂区域，被所述第三N型井区域所包围，其中所述第四N型掺杂区域，包围所述第三P型掺杂区域。9、 如权利要求1所述的装置，其中所述导电连接线功能方法还 包括一导电连接线连接至所述第一 N型掺杂区域和所述第三N型掺 杂区域，以及一导电连接线连接至所述第二 P型掺杂区域和所述第三 P型掺杂区域。10、 如权利要求1所述的装置，其中所述导电连接线功能方法还 包括一导电连接线连接至所述第一 N型惨杂区域和所述第二 N型掺 杂区域，以及一导电连接线连接至所述第二 P型掺杂区域和所述第一 P型掺杂区域。11、 一种静电放电保...

【专利技术属性】
技术研发人员：陈东旸，
申请(专利权)人：奇景光电股份有限公司，
类型：发明
国别省市：71