【技术实现步骤摘要】
本专利技术涉及收纳在系统级封装(以下称为SiP)内的动态随机存 取存储器(以下称为DRAM)等的半导体存储装置，例如与多个位对 应的数据输入输出用的焊盘、电源供给用的焊盘以及进行数据写入/读出 等的控制的输入输出控制电路等的布局结构。
技术介绍
以往，作为具有与多个位对应的数据焊盘的半导体存储装置的布局 例，例如有如下文献等中记载的布局。专利文献1日本特开平7—202145号公报专利文献2日本特幵平8—316436号公报在专利文献1中记载了一种半导体集成电路装置，该装置通过在外 周侧的接合焊盘与外部区域之间配置输出块来消除剩余区域，縮小芯片 尺寸。并且，在专利文献2中记载了一种半导体存储装置，该装置使邻 接的2个N沟道型MOS晶体管(以下称为NMOS)的源极公共连接， 减少芯片上的NMOS的专有面积来縮小芯片尺寸。图2是示出专利文献1、 2等中记载的现有的半导体存储装置的例子 的概略布局图。该半导体存储装置的整体呈芯片状，具有大致方形的基板10。在基 板10上，在外周的一边附近配置有进行数据存储的存储器阵列部11。该 存储器阵列部11由多个存储器单元构成，整体形...
【技术保护点】
一种半导体存储装置，其特征在于，该半导体存储装置具有：存储器阵列部，其配置在大致方形的基板上，并由进行数据存储的多个存储器单元构成；多个第１焊盘，其在上述基板的外周的一边附近沿着该一边配置；多个第２焊盘，其沿着上述多个第１焊盘配置在其内侧；多个第１输出晶体管，其分别配置在上述多个第１焊盘的附近，并将来自上述存储器阵列部的读出数据分别输出到上述多个第１焊盘；以及多个第２输出晶体管，其分别配置在上述多个第２焊盘的附近，并将来自上述存储器阵列部的读出数据分别输出到上述多个第２焊盘；上述第１输出晶体管由第１互补型晶体管构成，上述第２输出晶体管由第２互补型晶体管构成，上述第１互补型晶...
【技术特征摘要】
1.一种半导体存储装置，其特征在于，该半导体存储装置具有存储器阵列部，其配置在大致方形的基板上，并由进行数据存储的多个存储器单元构成；多个第1焊盘，其在上述基板的外周的一边附近沿着该一边配置；多个第2焊盘，其沿着上述多个第1焊盘配置在其内侧；多个第1输出晶体管，其分别配置在上述多个第1焊盘的附近，并将来自上述存储器阵列部的读出数据分别输出到上述多个第1焊盘；以及多个第2输出晶体管，其分别配置在上述多个第2焊盘的附近，并将来自上述存储器阵列部的读出数据分别输出到上述多个第2焊盘；上述第1输出晶体管由第1互补型晶体管构成，上述第2输出晶体管由第2互补型晶体管构成，上述第1互补型晶体管由第1导电型的第1晶体管和第2导电型的第2晶体管构成，上述第2互补型晶体管由第1导电型的第3晶体管和第2导电型的第4晶体管构成。2. 根据权利要求1所述的半导体存储装置，其特征在于，上述第l 晶体管和上述第2晶体管配置在相对于上述第1焊盘对置的位置上，上 述第3晶体管和上述第4晶...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。