【技术实现步骤摘要】
本专利技术涉及在半导体装置中形成栅极的方法,更具体地涉及形成具有低电阻的鹤多金属(polymetal)栅极的方法。
技术介绍
在CMOS装置中,n+多晶硅栅极可以同时形成于NMOS装置和PMOS 装置中,藉此,由此相反的掺杂,该NMOS装置具有表面沟道而PMOS装 置具有掩埋沟道。然而掩埋沟道促进了短沟道效应增大。人们提出双栅极形成方法,通过在NMOS装置中形成n+多晶硅栅极且 在PMOS装置中形成p+多晶硅栅极以解决这个问题。由于掩埋沟道引起的 短沟道效应则不复存在,因为表面沟道同时形成于NMOS装置和PMOS装 置内。然而,双栅极结构也存在问题。首先是由于硼泄漏到沟道区域内而引起 的阈值电压偏移现象。其次为由于例如硼的p型杂质/人PMOS装置的p+多 晶硅层向外扩散而引起的栅极耗尽现象,导致多晶硅层内掺杂浓度不足。针对由于硼泄漏到沟道区域内引起的阈值电压偏移现象,提出了对栅极 绝缘层表面进行氮化处理的技术,但是尚未提出有关防止由于硼向外扩散引 起的栅极耗尽现象的技术。另一方面,当MOSFET设计规则缩小到亚100nm水平时,字线内与电 阻电容延迟(RC延迟)有关的问题成为严重的问题。作为解决字线RC延 迟问题的一个方法,人们尝试采用低比电阻材料作为栅极材料。具体而言,栅极材料/结构的选择从具有多晶硅(Si)层和金属硅化物层 的叠层的多硅化物(polycide )栅极结构转变到具有多晶硅层和金属层的叠 层的多金属栅极结构。对于这种多金属栅极结构,人们研究了将钨(W)作 为多金属栅极(即,鴒多金属栅极)的金属层的材料的方法。在钨多金属栅极中,多晶硅层和鴒 ...
【技术保护点】
一种形成钨多金属栅极的方法,包括步骤: 依次在半导体衬底上形成栅极绝缘层和多晶硅层; 在所述多晶硅层上沉积阻挡层; 通过原子层沉积工艺在所述阻挡层上沉积钨成核层; 通过化学气相沉积工艺在所述钨成核层上沉积钨层; 在所述钨层上沉积硬掩模层;以及 蚀刻所述硬掩模层、钨层、钨成核层、阻挡层、多晶硅层和栅极绝缘层。
【技术特征摘要】
KR 2006-9-29 96550/061.一种形成钨多金属栅极的方法,包括步骤依次在半导体衬底上形成栅极绝缘层和多晶硅层;在所述多晶硅层上沉积阻挡层;通过原子层沉积工艺在所述阻挡层上沉积钨成核层;通过化学气相沉积工艺在所述钨成核层上沉积钨层;在所述钨层上沉积硬掩模层;以及蚀刻所述硬掩模层、钨层、钨成核层、阻挡层、多晶硅层和栅极绝缘层。2. 权利要求l的方法,其中所述阻挡层包括Ti层和WN层的叠层,或 者包括Ti层、TiN层和WN层的叠层。3. 权利要求2的方法,其中所述Ti层、WN层和TiN层每个的厚度均 为20至150A。4. 权利要求1的方法,还包括步骤在沉积所述阻挡层的步骤之后且在所述阻挡层上沉积所述鵠成核层的 步骤之前,向其上形成所述阻挡层的所得到的衬底供给B2H6气体1至10秒, 以促进成核反应。5. 权利要求1的方法,还包括步骤在沉积所述阻挡层的步骤之后且在所述阻挡层上所述沉积鴒成核层的步骤之前,向其上形成所述阻挡层的所得到的衬底供给B2H6气体和WF6气体,以促进成核反应。6. 权利要求5的方法,其中所述供给B2H6气体和WF6气体的步骤包括 步骤供给B2H6气体1至10秒,随后赶气0.5至10秒;以及 供给WFe气体1至10秒,随后赶气0.5至10秒。7.权利要求l的方法,其中沉积所述钨成核层的步骤包括步骤 在所述阻挡层上形成第一鴒成核层;以及 在所述第一鴒成核层上形成第二鴒成核层。8. 权利要求7的方法,其中所述第一钨成核层和第二钨成核层每个都 形成为具有10至IOOA的厚度。9. 权利要求7的方法,其中所述第一鴒成核层和第二鴒成核层在250 至400。C的温度下形成。10. 权利要求7的方法,其中所述第一鵠成核层通过原子层沉积工艺沉 积,其中所述工艺使用SiH4气体或Si2H6气体作为反应气体和包含W的气 体作为源气体。11. 权利要求10的方法,其中在形成所述第一钨成核层过程中,所述 SiH4气体或Si2H6气体在气体状态或者等离子体状态下^皮供给。12. 权利要求10的方法,其中所述包含W的气体选自WF6气体、WC16气体、WBf6气体、W(C0)6气体、W(C2H6)6气体、W(PF3)6气体、W(烯丙基)4 气体、(C2H5)WH2气体、[(CH3)(C5H4)]2WH2气体、(C2H5)W(CO)3(CH3)气体、W(丁二烯)3气...
【专利技术属性】
技术研发人员:金秀贤,郭鲁正,金栢满,李荣镇,黄善佑,林宽容,
申请(专利权)人:海力士半导体有限公司,
类型:发明
国别省市:KR[韩国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。