制造含有凹陷栅极的半导体器件的方法技术

一种制造半导体器件的方法，包括：蚀刻衬底以形成第一沟槽图案；在第一沟槽图案的侧壁上形成隔离物；利用该隔离物作为阻挡层蚀刻第一沟槽图案的底部，以形成第二沟槽图案；在第二沟槽图案上实施各向同性蚀刻以圆化第二沟槽图案的侧壁并形成球形图案；以及在包括第一沟槽图案、圆化的第二沟槽图案和球形图案的凹陷图案上形成栅极。

【技术实现步骤摘要】

本专利技术涉及制造半导体器件的方法，更具体而言，涉及制造半导体 器件的凹陷栅极的方法。
技术介绍
在通过在平坦的有源区上形成栅极而形成平面栅极互连线的典型方 法中，现有半导体器件的大规模集成导致沟道长度减少，但注入掺杂浓 度增加。因此，由于电场增加，产生结漏电流，因此，确保满意的器件 刷新特性变得困难。已提出了三维凹陷栅极工艺以克服上述限制。此三维凹陷栅极工艺 蚀刻衬底以形成凹陷，然后，在该凹陷上形成栅极。如果应用该凹陷栅 极工艺，则可增加沟道长度并且可减少离子掺杂浓度。因此，可大大改 善器件的刷新特性。图1A和1B说明制造半导体器件的凹陷栅极的典型方法。如图1A 所示，在衬底11的特定部分中形成隔离结构12以限定有源区13。蚀刻衬底11的有源区13以形成多个球形凹陷14。每个球形凹陷14 包括形成为垂直图案14A的第一部分和形成为球图案14B的第二部分。 在有关形成球图案14B的更详细说明中，形成垂直图案14A，然后，在 此垂直图案14A的侧壁上形成包括氧化物基材料的多个隔离物15。利 用隔离物15作为蚀刻阻挡层实施凹陷蚀刻工艺以得到球图案14B。如图1B所示，移除在垂直图案14A的侧壁上形成的衬垫氧化物层 (未图示)和隔离物15。在包括球形凹陷14的衬底11上形成栅极绝缘 层16。形成用于栅极导电层的多晶硅层17和栅极金属层18以突出高于 栅极绝缘层16，同时填充凹陷14。因此，形成多个凹陷栅极RG。由于在蚀刻球图案14B期间，在垂直图案14A的侧壁上形成的隔离物15用作蚀刻阻挡层，因此在各向异性蚀刻过程中，可在垂直图案14A 和球图案14B之间的部分上形成以附图标记A表示的角(见图l)。图2A和2B为说明在制造凹陷栅极的典型方法期间所产生的局限的 透射电子显微镜(TEM)图。如图2A所示形成球形凹陷24。虽然未图 示，但附图标记21、 22和23分别表示衬底、隔离结构和有源区。如图 2B所示，在形成球图案24B的各向异性蚀刻过程中，使用在球图案24A 的侧壁上形成的隔离物绝缘层25作为阻挡层，在球形凹陷24的垂直图 案24A和球图案24B之间的部分上可产生以附图标记B表示的角。角B可能降低后续栅极绝缘层的特性。角B变成应力集中的 部分，因而成为泄漏源(leakagesource)。因此，会减少器件的良品率。
技术实现思路
本专利技术的实施方案提供制造半导体器件的凹陷栅极的方法，其可通 过圆化球形凹陷栅极中垂直图案和球图案之间的部分来降低栅极绝缘 层中的漏电流的产生和性能下降。根据本专利技术的一个方面，提供一种制造半导体器件的方法。该方法 包括蚀刻衬底以形成第一沟槽图案，在第一沟槽图案的侧壁上形成隔离 物，使用该隔离物作为阻挡层蚀刻第一沟槽图案的底部以形成第二沟槽 图案，对第二沟槽图案实施各向同性蚀刻以使第二沟槽图案的侧壁圆化 并且形成球图案，以及在包括第一沟槽图案、圆化的第二沟槽图案和球 图案的凹陷图案上形成栅极。根据本专利技术的另一方面，提供一种制造半导体器件的方法。该方法 包括蚀刻衬底以形成第一沟槽图案，在第一沟槽图案的侧壁上形成隔离 物，使用该隔离物作为阻挡层蚀刻第一沟槽图案的底部以形成第二沟槽 图案，对第二沟槽图案的表面实施等离子体氧化，使得第二沟槽图案的 侧壁圆化，形成通过圆化的第二沟槽图案连接至第一沟槽图案的球图 案，以及在包括第一沟槽图案、圆化的第二沟槽图案和球图案的凹陷图 案上形成栅极。附图说明图1A和1B图示说明制造半导体器件的凹陷栅极的典型方法；图2A和2B图示说明由于应用制造凹陷栅极的典型方法所导致的局限的透射电子显微镜(TEM)图。图3A~3H图示说明根据本专利技术的实施方案制造凹陷栅极的方法。具体实施例方式图3A~3H图示说明根据本专利技术的实施方案制造凹陷栅极的方法。 如图3A所示，通过浅沟槽隔离(STI)工艺在半成品衬底31的特定部 分中形成隔离结构32。在所述半成品衬底31上形成用于硬掩模的多晶 硅层34。在STI工艺期间使用的衬垫氧化物层保留在多晶硅层34下方。 衬垫氧化物层称为为用于硬掩模的氧化物层33。在多晶硅层34上形成抗反射涂层35，并在反射涂层35的特定部分 上形成光刻胶图案36。如图3B所示，使用光刻胶图案36作为蚀刻阻挡层来蚀刻抗反射涂 层35、多晶硅层34和氧化物层33，以暴露半成品衬底31的表面。抗 反射涂层35、多晶硅层34和氧化物层33的蚀刻包括使用变压器耦合等 离子体(TCP)或电感耦合等离子体(ICP)型源。注入氯基气体，然 后施加源功率和偏压功率。例如，氯基气体包括Cl2气体。因此，形成 氧化物硬掩模图案33A、多晶硅硬掩模图案34A和抗反射涂层图案35A。 以这种方式，硬掩模图案包含氧化物层和多晶硅层的堆叠结构。如图3C所示，移除光刻胶图案36。当移除光刻胶图案36时，也移 除了大部分抗反射涂层图案35A。在使用多晶硅硬掩模图案34A的后续 蚀刻过程中，完全移除可能残留的抗反射涂层图案35A。利用多晶硅硬 掩模图案34A蚀刻半成品衬底31以形成第一沟槽图案37A。该第一沟 槽图案具有垂直侧壁剖面。附图标记31A表示第一图案化衬底。使用TCP或ICP型源在蚀刻机(etcher )上实施蚀刻过程以形成第 一沟槽图案37A。形成第一沟槽图案37A的蚀刻过程包括使用约 20mTorr 约80mTorr的压力，约400W~约1000W的源功率，以及约 100W 约400W的偏压功率。小流量的氧(02)气体加入到含有氯基 气体和溴基气体的气体混合物中作为蚀刻气体。所述氯基气体包括流量 约30sccm~约100sccm的Cl2。所述溴基气体包括流量约30sccm~约 100sccm的溴化氢(HBr )。所述02气体流量低于氯基气体和溴基气体 的流量。例如，02以小于约30sccm的流量流动。第一沟槽图案37A对应于在最后形成的各球形凹陷图案的上部，其 中所述第一沟槽图案37A的侧壁形成为垂直剖面的。可针对待形成的各 球形凹陷图案的类型而限定第一沟槽图案37A的深度。当形成第一沟槽 图案37A时，部分多晶硅硬掩模图案34A被移除。因此，多晶珪硬掩 模图案34A的剩余部分称为第一多晶硅硬掩模图案，以附图标记34B 表示。如图3D所示，在包括第一多晶硅硬掩模图案34B的所得结构的上 部上形成隔离物层38。隔离物层38在约500匸~约700t:的温度下形成 约50A ~约IOOA的厚度。隔离物层38包括氧化物基材料。隔离物层38包括氧化物基材料的原因是因为在形成球形凹陷后，可 通过湿蚀刻过程同时移除在STI工艺后剩余的衬垫氧化物层和隔离物 层38。因此，使用隔离物层38以简化工艺。干蚀刻隔离物层38以在第一沟槽图案37A的侧壁上形成多个隔离 物38A。在利用TCP和ICP型源中的一种的蚀刻机中，使用02气体以 及包括CF基气体和CHF基气体的等离子体混合物来蚀刻所述隔离物 层38。例如，CF基气体包括四氟化碳(CF4)， CHF基气体包括三氟 甲烷(CHF3)。如图3E所示，在形成隔离物38A后，蚀刻第一沟槽图案37A暴露 的底部至一定厚度。附图标记31B表示第二图案化的衬底。因此，形成 第二沟槽图案37B。第二沟槽图案37B的深度小于第一沟槽图案37A 的深度，并本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，所述方法包括：蚀刻衬底以形成第一沟槽图案；在所述第一沟槽图案的侧壁上形成隔离物；利用所述隔离物作为阻挡层蚀刻所述第一沟槽图案的底部，以形成第二沟槽图案；对所述第二沟槽图案实施各向同性 蚀刻以圆化所述第二沟槽图案的侧壁并形成球图案；和在包括所述第一沟槽图案、所述圆化的第二沟槽图案和所述球图案的凹陷图案上形成栅极。

【技术特征摘要】
KR 2006-9-28 10-2006-00951651.一种制造半导体器件的方法，所述方法包括蚀刻衬底以形成第一沟槽图案；在所述第一沟槽图案的侧壁上形成隔离物；利用所述隔离物作为阻挡层蚀刻所述第一沟槽图案的底部，以形成第二沟槽图案；对所述第二沟槽图案实施各向同性蚀刻以圆化所述第二沟槽图案的侧壁并形成球图案；和在包括所述第一沟槽图案、所述圆化的第二沟槽图案和所述球图案的凹陷图案上形成栅极。2. 根据权利要求l所述的方法，其中利用包括CF4、 He和02气体的混合 气体对所述第二沟槽图案实施各向同性蚀刻。3. 才艮据权利要求2所述的方法，其中CF4的流量为约30sccm ~ 80sccm、 He的流量为约50sccm~300sccm以及02的流量为约10sccm~50sccm。4. 根据权利要求2所述的方法，其中所述CF4、 He和02以约12份CF4: 约100份He:约30份02的比例混合。5. 根据权利要求l所述的方法，其中对所述第二沟槽图案实施各向同性蚀 刻包括利用选自变压器耦合等离子体(TCP)型源、安装有法拉第屏蔽的 电感耦合等离子体(ICP)型源、微波下游(MDS)型等离子体源、电子 回旋共振(ECR)型等离子体源以及螺旋型等离子体源的蚀刻机。6. 根据权利要求5所述的方法，其中利用TCP型源实施各向同性蚀刻包 括施加约20mTorr ~ lOOmTorr的压力和约500W ~ 1500W的源功率。7. 根据权利要求2所述的方法，其中将氯(Cl2)或溴化氢(HBr)加入所 述包括CF4、 He和02的气体混合物中，所述氯(Cl2)或溴化氢(HBr) 的流量为CF4流量的约1/5 ~ 1/3。8. 根据权利要求l所述的方法，其中最初形成的所述第一沟槽图案和第二 沟槽图案的每一个均具有垂直侧壁剖面。9. 根据权利要求8所述的方法，其中最初形成的所述第一沟槽图案的宽度 大于所述第二沟槽图案的宽度，并且最初形成的所述第一沟槽图案的深度 大于所述第二沟槽图案的深度。10. 根据权利要求1所述的方法，其中形成所述第一沟槽图案和所述第二 沟槽图案包括使用加入有02的包括Cl2和HBr的气体混合物。11. 根据权利要求10所述的方法，其中Cl2的流量为约30sccm ~ 100 sccm， 以及HBr的流量为约30 sccm ~ 100 sccm。12. 根据权利要求10所述的方法，其中形成所述第一沟槽图案和所述第二 沟槽图案包括应用使用TCP和ICP型源中的 一种的蚀刻机、约20mTorr ~ 约80mTorr的压力、约400W ~约1000W的源功率和约100W ~约...

【专利技术属性】
技术研发人员：赵瑢泰，刘载善，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]