制造沟槽MOSFET的方法技术

本发明专利技术提供了一种制造半导体器件的方法，例如沟槽ＭＯＳＦＥＴ器件的制造方法。所述方法包括：在半导体衬底的上表面上形成硬掩模；在所述硬掩模内形成开口以暴露半导体衬底的一部分；通过使用硬掩模作为蚀刻掩模蚀刻所述半导体衬底，在所述半导体衬底中形成沟槽；在所述沟槽内壁上形成栅极绝缘膜；在所述栅极绝缘膜和至少一部分硬掩模上形成导电膜，所述导电膜填充所述沟槽；通过蚀刻所述导电膜在所述沟槽中形成图案化的导电膜；除去所述硬掩模；和通过抛光所述图案化的导电膜直到所述图案化导电膜的上表面与所述半导体衬底的上表面齐平，从而形成栅电极。

【技术实现步骤摘要】

本专利技术涉及制造半导体器件的方法，更具体涉及制造沟槽金属-氧化 物—半导体场效应晶体管(MOSFET)的方法。
技术介绍
通常，沟槽MOSFET包含半导体衬底，所述半导体衬底具有形成 在沟槽MOSFET的源极和漏极之间的沟槽。由于沟槽的存在，沟槽 MOSFET包含垂直沟道，从而使栅极在源极和漏极之间延伸。如上所述的沟槽填充有导电材料，例如多晶硅，使得可在沟槽 MOSFET中的产生低电流，从而提供低的特定接通电阻值。在所述沟槽内壁上形成薄的绝缘膜例如氧化物膜以形成栅极绝缘 膜之后，在沟槽上沉积多晶硅，并在所述半导体衬底上形成硬掩模。然 后，在沟槽中填充多晶硅并覆盖氧化物膜。其后，通过回蚀刻工艺蚀刻多晶硅，其不使用光刻胶膜作为蚀刻掩 模而直接蚀刻多晶硅，使得在沟槽中形成由多晶硅形成的栅电极。这时， 在多晶硅的回蚀刻工艺中，进行过蚀刻操作。甚至在暴露出用作终点检 测膜的硬掩模之后，所述过蚀刻操作还蚀刻多晶硅一段时间。此时，多 晶硅仅保留在沟槽内，并形成栅电极。如此形成的栅电极具有比半导体 衬底的上表面低的上表面。如果由于多晶硅的过蚀刻导致栅电极未填充沟槽，那么栅极的电容 可变得比期望值本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，包括：在半导体衬底上表面上形成硬掩模；在所述硬掩模中形成开口以暴露所述半导体衬底的一部分；通过利用所述硬掩模作为蚀刻掩模来蚀刻所述半导体衬底，在所述半导体衬底中形成沟槽；在所述沟槽内 壁上形成栅极绝缘膜；在所述栅极绝缘膜上和所述硬掩模的至少一部分上形成导电膜，所述导电膜填充所述沟槽；通过蚀刻所述导电膜在所述沟槽中形成图案化的导电膜；除去所述硬掩模；和通过抛光所述图案化的导电膜直到所述图案化 导电膜的上表面与所述半导体衬底的上表面齐平，而形成栅电极...

【技术特征摘要】
KR 2006-12-11 10-2006-01258941.一种制造半导体器件的方法，包括在半导体衬底上表面上形成硬掩模；在所述硬掩模中形成开口以暴露所述半导体衬底的一部分；通过利用所述硬掩模作为蚀刻掩模来蚀刻所述半导体衬底，在所述半导体衬底中形成沟槽；在所述沟槽内壁上形成栅极绝缘膜；在所述栅极绝缘膜上和所述硬掩模的至少一部分上形成导电膜，所述导电膜填充所述沟槽；通过蚀刻所述导电膜在所述沟槽中形成图案化的导电膜；除去所述硬掩模；和通过抛光所述图案化的导电膜直到所述图案化导电膜的上表面与所述半导体衬底的上表面齐平，而形成栅电极。2. 权利要求1的方法，其中所述栅电极具有与所述沟槽深度基本相 同的厚度。3. 权利要求1的方法,其中形成所述栅极绝缘膜包括热处理所述半 导体衬底。4. 权利要求1的方法，其中所述硬掩模和所述栅极绝缘膜包含氧化5. 权利要求1的方法，其中在所述沟槽中形成所述图案化导电膜包括 形成上表面低于所述硬掩模的上表面的图案化导电膜。6. 权利要求1的方法，其中所述导电膜包含多晶硅。7. 权利要求1的方法，其中在所述沟槽中形成所述图案化导电膜包 括利用所述硬掩模作为终点检测膜，并在检测到所述硬掩模之后进行过 蚀刻操作。8. 权利要...

【专利技术属性】
技术研发人员：吴熙星，
申请(专利权)人：东部高科股份有限公司，
类型：发明
国别省市：KR[韩国]