半导体器件的栅极制造方法技术

本发明专利技术提供了一种半导体器件栅极的制造方法，包括：在半导体衬底上形成介质层；在所述介质层上形成多晶硅层；在所述多晶硅层上形成掩膜层并图案化所述掩膜层以定义栅极的位置；刻蚀所述掩膜层和多晶硅层形成栅极；氧化黏附于所述栅极根部的聚合物；湿法去除氧化后的聚合物；移除所述掩膜层。本发明专利技术的方法能够获得外形轮廓良好的栅极，特别适合于线宽特征尺寸在６５ｎｍ以下的栅极的制造。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，特别涉及一种全属氧化物半导体(MOS)器件栅极的制造方法。
技术介绍
半导体器件为了达到更快的运算速度、更大的数据存储量以及更多的功 能，元件的密度向更高的集成度发展，半导体器件的栅极结构变得越来越细 且长度变得较以往更短。在制造工艺进入65nm工艺节点之后，栅极的最小线 宽已经可以达到40nm。在此情况下，栅极的制造对于MOS器件的性能优劣起 着至关重要的作用。多晶硅是制造冲册极的优选材料，其具有特殊的耐热性以及较高的刻蚀成 图精确姓。栅极的制造方法首先需在半导体衬底上形成一层栅极氧化硅，然 后在栅极氧化层上沉积多晶硅层，随后涂布具有流动性的底部抗反射层 (BARC)和光刻胶，图案化光刻胶层后刻蚀多晶硅层形成栅极。申请号为 200410093459的中国专利申请公开了 一种栅极制造方法，其采用BARC和光致 抗蚀剂作为掩膜刻蚀多晶硅层形成栅极。图l至图3为说明现有栅极制造方法 的剖面示意图。如图1所示，在半导体衬底100上采用热氧化生长或化学气相 淀积(CVD)工艺形成一层栅极氧化层IIO,在栅极氧化层110上沉积多晶硅 层120。接下来如图2本文档来自技高网...

【技术保护点】
一种半导体器件栅极的制造方法，包括：提供一半导体衬底；在所述衬底表面形成介电层；在所述介电层上形成应力薄膜；图案化所述应力薄膜以形成定义栅极位置的沟槽；在所述应力薄膜上沉积多晶硅层；在与所述沟 槽位置对应的多晶硅层表面形成掩膜图形；利用所述掩膜图形刻蚀所述多晶硅层形成栅极；移除所述应力薄膜。

【技术特征摘要】
1、一种半导体器件栅极的制造方法，包括提供一半导体衬底；在所述衬底表面形成介电层；在所述介电层上形成应力薄膜；图案化所述应力薄膜以形成定义栅极位置的沟槽；在所述应力薄膜上沉积多晶硅层；在与所述沟槽位置对应的多晶硅层表面形成掩膜图形；利用所述掩膜图形刻蚀所述多晶硅层形成栅极；移除所述应力薄膜。2、 如权利要求l所述的方法，其特征在于所述压缩应力薄膜的材料为 氮化硅或氮氧化硅。3、 如权利要求2所述的方法，其特征在于在形成所述应力薄膜的过程 中加入锗或碳以形成压缩应力薄膜。4、 如权利要求2或3所述的方法，其特...

【专利技术属性】
技术研发人员：张海洋，杜珊珊，陈海华，马擎天，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]