栅极制作方法技术

本发明专利技术提供一种栅极制作方法。利用含氮的气体快速加热工艺（ｎｉｔｒｏｇｅｎ－ｃｏｎｔａｉｎｉｎｇ　　ＲＴＰ，ａｍｍｏｎｉａ　　ｒａｐｉｄ　　ｔｈｅｒｍａｌ　　ｐｒｏｃｅｓｓｉｎｇ）处理底材，在底材上形成一界面扩散阻障层（ｉｎｔｅｒｆａｃｅ　　ｄｉｆｆｕｓｉｏｎ　　ｂａｒｒｉｅｒ　　ｌａｙｅｒ）；将具有高介电常数的介电层沉积在界面扩散阻障层上；依序沉积阻障层与金属栅极层在介电层上；以光学微影工艺在半导体底材上形成一栅极结构；在一栅极结构上再执行含氮气快速加热工艺，在栅极结构的侧壁上形成一表面抑制层。

【技术实现步骤摘要】

本专利技术有关一种在半导体底材上形成栅极的方法，特别是有关一种降低栅极 漏电流的方法。
技术介绍
先前技术对于栅极的制作方法与栅极介电层材料的选用，仍有许多问题等待 克服，例如栅极电阻过高、栅极介电层漏电流过高、多晶硅栅极消耗等。目前栅极金属的选用材料，通常是耐火金属或是耐火合金的氮化物以及金属铝。耐火金属包括钛(Ti， titanium)、钽(Ta， tantalum)、钨(W， tungsten)、钼 (Mo， molybde皿ra)、锆(Zr， zirconium)等等。这些材料相较于多晶硅，具有更低 的电阻、更小的尺寸。在选择耐火金属时，除了必须考量耐火金属材料的特性包 括电性、化学特性、物理特性，还必须考量工艺的配合。由于上述特性会在不同 的热工艺步骤中发生改变，必须加以补偿，但往往补偿会使得产率与可靠度变差。另外，通常在底材内形成隔离结构如浅沟渠(STI， shallow trench isolation) 或者是区域性氧化(L0C0S， local oxidation)之后，形成做为栅介电材料的二氧 化硅或是氮化硅在半导体底材上。为了要增加源极/漏极电流(S/D current, source/drain current),栅极介电层的厚度必须要减少。但是，如果二氧化硅或 是氮化硅的有效氧化层厚度(EOT， effective oxide thickness)小于17埃 (angstrom),会造成穿隧现象，使得栅极漏电流快速增加。另外，在互补式金属氧化物半导体(CMOS, complementary raetal oxide semiconductor)工艺中，高介电常数的介电材料如铪(Hf ， hafnium)、锆(Zr， zirconimn)沉积在半导体元件上，但是铪、锆等的特性是低电阻、热稳定性不良、 化学稳定性不佳。而如果使用其他的介电材料如五氧化二钽(1^205， tantalum pentoxide)或铅锆钛酸盐(PZT， Lead Zirconium Tit纖te)，却仅能适用于尺寸为IOO纳米的互补式金属氧化物半导体工艺。
技术实现思路
本专利技术的目的是在互补式金属氧化物半导体(CMOS， complementary metal oxide semiconductor)工艺中，利用含氮的气体快速加热工艺(nitrogen-containing RTP ， nitrogen-containing rapid thermal process)增力卩棚极的稱合率(coupling ratio) o本专利技术的另一目的，是提供介电常数大于10的介电材料形成在半导体底 材上，以改善栅极的热稳定性以及化学稳定性。本专利技术的另一目的，是提供一种增加栅极介电层以及栅极品质的制造方法。在本专利技术半导体元件工艺中，漏电流与可靠度是最重要的考虑因素。本 专利技术提供改善的方法是利用含氮的气体快速加热工艺(nitrogen-containing RTP， nitrogen-containing rapid thermal process)处理底材以在底材上形成一界 面扩散阻障层(interface diffusion barrier layer)。之后，利用介电层沉积在界面 扩散阻障层上，以改善半导体元件的热稳定性以及化学稳定性，其中该介电 层的介电常数大于10。此界面扩散阻障层的作用是将具有高介电常数的介电 层与底材分开，以降低两个材料之间的相互作用力。之后，利用在氮气中的 沉积后回火处理方法(post-deposition annealing)处理介电材料，以释放出介电 材料的应力以及降低介电材料的界面电荷。根据上述方法，可以改善栅极的 漏电流、可靠度、品质。附图说明图1是显示根据本专利技术实施例，在底材上形成场氧化区以及栅极氧化层的示意图2是显示根据本专利技术实施例，利用第一含氮的气体快速加热工艺处理图1 的结构的示意图3显示根据本专利技术实施例，形成界面扩散阻障层，以及介电层沉积于界面扩散阻障层上；图4是显示根据本专利技术实施例，利用在氮气中沉积后回火处理步骤处理介电 层的示意图5是显示根据本专利技术实施例，依序形成阻障层与金属栅极层的示意图； 图6是显示根据本专利技术实施例，利用第二含氮的气体快速加热工艺处理栅极 结构的示意图；及图7是显示根据本专利技术实施例，形成表面抑制层在栅极结构上的示意图。具体实施例方式本专利技术的目的是在互补式金属氧化物半导体(CMOS， co即lementary metal oxide semiconductor)工艺中，利用含氮的气体快速加热工艺(nitrogen-containing RTP， nitrogen-containing rapid thermal process)增力卩栅极 的耦合率(coupling ratio)。本专利技术的另一目的，是提供介电常数大于10的介电材料形成在半导体底 材上，以改善栅极的热稳定性以及化学稳定性。本专利技术的另一目的，是提供一种增加栅极介电层以及栅极品质的制造方法。本专利技术半导体元件工艺中，漏电流与可靠度是最重要的考虑因素。本发 明是提供改善的方法是利用含氮的气体快速加热工艺(nitrogen-containing RTP， nitrogen-containing rapid thermal process)处理底材以在底材上形 成一界面扩散阻障层(interface diffusion barrier layer)。之后，利用介 电层沉积在界面扩散阻障层上，以改善半导体元件的热稳定性以及化学稳定 性，其中该介电层的介电常数大于10。此界面扩散阻障层的作用是将具有高 介电常数的介电层与底材分开，以降低两个材料之间的相互作用力。之后， 利用在氮气中的沉积后回火处理方法(post-d印osition annealing)处理介电 材料，以释放出介电材料的应力以及降低介电材料的界面电荷。根据上述方 法，可以改善栅极的漏电流、可靠度、品质。以下将结合附图对本专利技术的较佳实施例进行详细说明参考图1，首先利用热氧化法将二氧化硅层(未示于图)形成在底材10上。接着，利用传统的化学气相沉积法例如低压化学气相沉积法(LPCVD， low pressure chemical vapor deposition method)将一氣化娃层(SiN， silicon nitride)(未示于图)沉积在二氧化硅层上。接着，利用一光学光刻步骤在底 材10上形成主动区域(active area)。接着以光阻层保护所有已经形成的主 动区域，利用干蚀刻蚀刻氮化硅层、利用干式或湿式蚀刻蚀刻二氧化硅层。 在二氧化硅层蚀刻之后，并不将光阻层移除，而是将光阻层用来做为双阱(two wells)(未示于图)以及通道阻绝离子植入步骤(channel-stop implant st印) 的掩模层。通道阻绝层(未示于图)是利用传统的离子植入步骤在底材10内形 成。接着去除光阻层，利用湿式氧化法在底材10上形成场氧化区(field oxide) 12。氧化层的成长是在没有氮化层存在的时候，但是在氧化层的边缘 一些氧化物会横向的扩散。此种扩散现象会造成氧化层在下方成长且会将氧 化层的边缘隆起。因为氧化层在氧化层边本文档来自技高网...

【技术保护点】
一种栅极制作方法，包含：提供一底材；形成一栅极氧化层于该底材上；利用一第一含氮的气体快速加热工艺处理该底材与该栅极氧化层以形成一界面扩散阻障层于该底材上；形成一介电层于该界面扩散阻障层上；执行一沉积后 回火处理步骤于该介电层；形成一阻障层于该介电层上；形成一金属栅极层于该介电层上；图案化该金属栅极层、该介电层、该界面扩散阻障层以形成一栅极于该底材上；及执行一第二含氮的气体快速加热工艺于该栅极，形成一表面抑制 层于该金属栅极层的表面上。

【技术特征摘要】
1.一种栅极制作方法，包含提供一底材；形成一栅极氧化层于该底材上；利用一第一含氮的气体快速加热工艺处理该底材与该栅极氧化层以形成一界面扩散阻障层于该底材上；形成一介电层于该界面扩散阻障层上；执行一沉积后回火处理步骤于该介电层；形成一阻障层于该介电层上；形成一金属栅极层于该介电层上；图案化该金属栅极层、该介电层、该界面扩散阻障层以形成一栅极于该底材上；及执行一第二含氮的气体快速加热工艺于该栅极，形成一表面抑制层于该金属栅极层的表面上。2. 如权利要求1所述的栅极制作方法，其特征在于所述第一与第二含氮 的气体快速加热工艺所使用的气体是氮气或氨气。3. 如权利要求1所述的栅极制作方法，其特征在于所述第一含氮的气 体快速加热工艺处理的温度在60(TC至750 之间，处理的时间在10至20 分钟之间。4. 如权利要求...

【专利技术属性】
技术研发人员：郑志祥，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]