共乘光掩模的设计方法技术

本发明专利技术提供一种共乘光掩模的设计方法，包括以下步骤。在第一芯片区中提供第一集成电路设计，且在第二芯片区中提供第二集成电路设计。第一集成电路设计包括多个第一主图案。第二集成电路设计包括多个第二主图案。在第一芯片区中加入多个第一虚拟插入图案，且在第二芯片区中加入多个第二虚拟插入图案。多个第一主图案与多个第一虚拟插入图案彼此分离。多个第一虚拟插入图案是由复制多个第一主图案中的至少一个而成的多个图案。多个第二主图案与多个第二虚拟插入图案彼此分离。多个第二虚拟插入图案是由复制多个第二主图案中的至少一个而成的多个图案。上述共乘光掩模的设计方法可有效地防止集成电路设计所有者从多项目晶片上得知其他集成电路设计。

【技术实现步骤摘要】

本专利技术涉及一种光掩模的设计方法，尤其涉及一种共乘光掩模(shuttle mask)的设计方法。

技术介绍

1、目前业界常采用光掩模共乘方案(shuttle mask solution)来节省研发成本。此方案是将多个集成电路设计所有者(integrated circuit(ic)design owner)的多个集成电路设计合并于同一个共乘光掩模上，以分摊成本。由于将多个集成电路设计所有者的多个集成电路设计合并于共乘光掩模上，因此由上述共乘光掩模所完成的多项目晶片(multiproject wafer，mpw)同时具有多个集成电路设计所有者的多个集成电路。因此，如何有效地防止集成电路设计所有者从多项目晶片上得知其他集成电路设计所有者的集成电路设计为持续努力的目标。

技术实现思路

1、本专利技术提供一种共乘光掩模的设计方法，其可有效地防止集成电路设计所有者从多项目晶片上得知其他集成电路设计所有者的集成电路设计。

2、本专利技术提出一种共乘光掩模的设计方法，包括以下步骤。在第一芯片(chip)区中提供本文档来自技高网...

【技术保护点】

1.一种共乘光掩模的设计方法，其特征在于，包括：

2.根据权利要求1所述的共乘光掩模的设计方法，其特征在于，在所述第一芯片区中加入多个所述第一虚拟插入图案的方法包括在所述第一芯片区中随机地加入多个所述第一虚拟插入图案。

3.根据权利要求1所述的共乘光掩模的设计方法，其特征在于，在所述第二芯片区中加入多个所述第二虚拟插入图案的方法包括在所述第二芯片区中随机地加入多个所述第二虚拟插入图案。

4.根据权利要求1所述的共乘光掩模的设计方法，其特征在于，还包括：

5.根据权利要求4所述的共乘光掩模的设计方法，其特征在于，还包括：</p>

6.根据...

【技术特征摘要】

1.一种共乘光掩模的设计方法，其特征在于，包括：

2.根据权利要求1所述的共乘光掩模的设计方法，其特征在于，在所述第一芯片区中加入多个所述第一虚拟插入图案的方法包括在所述第一芯片区中随机地加入多个所述第一虚拟插入图案。

3.根据权利要求1所述的共乘光掩模的设计方法，其特征在于，在所述第二芯片区中加入多个所述第二虚拟插入图案的方法包括在所述第二芯片区中随机地加入多个所述第二虚拟插入图案。

4.根据权利要求1所述的共乘光掩模的设计方法，其特征在于，还包括：

5.根据权利要求4所述的共乘光掩模的设计方法，其特征在于，还包括：

6.根据权利要求4所述的共乘光掩模的设计方法，其特征在于，还包括：

7.根据权利要求6所述的共乘光掩模的设计方法，其特征在于，还包括：

8.根据权利要求6所述的共乘光掩模的设计方法，其特征在于，在所述第二芯片区中加入至少一个所述虚拟线的方法包括在所述第二芯片区中随机地加入至少一个所述虚拟线。

9.根据权利要求6所述的共乘光掩模的设计方法，其特征在于，至少一个所述虚拟线具有第一边与第二边，所述第二边位于所述第一边与所述第二芯片区的中心之间，且连接于所述第一边的所述第二虚拟插入图案的数量为两个以上。

10.根据权利要求6所述的共乘光掩模的设计方法，其特征在于，至少一个所述虚拟线具有第一边与第二边，所述第二边位于所述第一边与所述第二芯片区的中心之间，且连接于所述第二边的所述第二虚拟插入图案的数量为少于两个。

11...

【专利技术属性】
技术研发人员：孙家祯，刘恩铨，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：