按照本发明专利技术的硅单晶的培育方法，由于通过使培育装置内的惰性气氛中的氢分压为４０Ｐａ～４００Ｐａ，以及将单晶直胴部培育成不存在Ｇｒｏｗｎ－ｉｎ缺陷的无缺陷区域，制造采用ＣＺ法的硅单晶，故可容易截取整个面不存在Ｇｒｏｗｎ－ｉｎ缺陷，系由无缺陷区域构成，且ＢＭＤ足够且均匀地形成的晶片。这样的晶片可大幅度减少在其上所形成的集成电路的特性不合格品的发生，作为与电路的微细化和高密度化对应的衬底，有助于制造成品率的提高，可广泛应用。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及成为用作半导体集成电路的衬底的硅晶片的坯材的硅 单晶的培育方法以及用该单晶所制造的硅晶片。
技术介绍
用于半导体集成电路(器件)的衬底的硅晶片是从硅的单晶切取 的，而在该单晶的制造中最广泛采用的是利用切克劳斯基法(以下称为 cz法)的培育方法。cz法是将晶种浸渍于石英坩锅内的熔融硅中 并提拉，从而培育单晶的方法，而随着该培育方法的进步，已经可以制 造缺陷少、无位错的大型单晶。半导体器件是以从单晶得到的晶片为衬底，经过用于形成电路的多个工艺而制成产品的。在这些工艺中，要实施多种物理处理、化学处理、甚至热学处理，其中，还包括超过IOOO'C的苛刻处理。因此，在单晶的培育时其原因形成、而在器件的制造过程中明显存在、并对其性能产生很大影响的微细缺陷，即Growrwn缺陷成为问题。作为制造无该Grown-in缺陷的晶片的方法，有在成形后对晶片实施 热处理的方法，但得到的无缺陷部局限于表层部，为使从表面到深处位 置有足够的无缺陷区域，必须在单晶培育阶段形成。在得到该无缺陷单 晶的方法中，有改进作为坯材的单晶提拉的刚凝固后的冷却部分，即热 区(本y卜、/—的结构的培育方法，以及向培育中的装置内气氛中添加 氢的方法。图1是说明用CZ法得到的硅单晶内存在的代表性Grown-in缺陷的 分布状况的图。用CZ法得到的硅单晶的Grown-in缺陷是由被称为缺陷 红外线散射体或COP ( Crystal OriginatedPartical:源于结晶的粒子)等 的大小为0.1~0.2pm左右的空位缺陷、以及被称为位错簇的大小为 10pm左右的微小位错构成的缺陷。这些缺陷的分布在进行了通常的提 拉培育的情况下例如像图l那样被观察到。这是示意性地示出了从刚培 育后的单晶切取与提拉轴垂直的面的晶片，浸溃于硝酸铜水溶液中，使 之附着Cu,在热处理后用X射线形貌法进行了微小缺陷的分布观察的结果的图。该晶片的呈环状分布的氧感生堆垛层错(以下称为OSF -Oxygen induced Stacking Fault)在外径的约2/3的位置出现，而在该环的内侧部 分，红外线散射体缺陷被检测出105~ 106个/(^3左右，在外侧有位错娱 缺陷存在103~ 104个/cm3左右的区域。OSF是氧化热处理时产生的晶格间原子所形成的堆垛层错，在作为 器件的有源区(活性領域')的晶片表面上进行了生成成长的情况下，成为 漏泄电流的原因，使器件特性变差。另外，红外线散射体是使初始的氧 化膜耐压特性降低的原因，位错簇也成为在其上所形成的器件的特性不 佳的原因。图2是用緩慢降低提拉速度所培育的单晶的截面的缺陷分布状态示 意性地说明单晶提拉时的提拉速度与结晶缺陷的发生位置的 一般关系 的图。上述缺陷的发生状态通常受单晶培育时的提拉速度和刚凝固后的 单晶内温度分布的大的影响。例如，如沿结晶中心的提拉轴对一边緩慢 降低提拉速度一边培育的单晶进行切割，对其截面采用与上述图1同样 的方法研究缺陷的分布，则可得到图2。如果在与提拉轴垂直的面看该缺陷分布，则首先，在形成肩部得到 所需单晶直径后的胴部(胴部)的提拉速度快的阶段，在结晶周边部有 环状OSF，内部为发生多个红外线散射体缺陷的区域。然后，随着提拉 速度的降低，环状OSF的直径逐渐减小，与此同时，在环状OSF的外 侧部分，出现位错簇的发生区域，最终环状OSF消失，整个面成为位错簇缺陷发生区域。上述图1示出了以该图2中A的位置，或相当于该A的位置的提拉速度所培育的单晶的晶片。如果进一步详细地研究这些缺陷的分布，则可知在环状OSF的发生 区域附近，红外线散射体缺陷和位错簇缺陷均极少。而且，与环状OSF 发生区域相接的外侧，有因处理条件而出现氣析出的氧析出促进区域， 进而在与其外侧的位错簇发生区域之间，有不产生氧析出的氧析出抑制 区域。这些氧析出促进区域和氧析出抑制区域与环状OSF发生区域相 同，均为Grown-in缺陷极少的无缺陷区域。虽然不一定清楚这些缺陷的成因，但可作如下考虑。在从液相的熔 液培肓固相的单晶时，在固液界面附近的固相的晶格内大量地进入欠缺 原子的空位和过剩的原子。所进入的空位、晶格间原子在进行凝固而温 度下降的过程中，通过扩散相互结合在一起，或抵达表面而消失。而且， 空位相对比晶格间原子进入更多，并且扩散速度快，从而如果提拉速度 大，加快冷却，空位就会残留，它们结合在一起，生成红外线散射体缺陷；放慢提拉速度，空位就会消失，残留的晶格间原子形成位错簇缺陷。在该空位的数目和晶格间原子的数目恰好达到平衡并结合在一起 而消失的区域，成为红外线散射体缺陷和位错簇缺陷均极少的无缺陷区 域。但是，即使在无缺陷区域，在与发生多个红外线散射体缺陷的区域 邻接的位置，也容易发生环状OSF。进而，在其外侧，或低速侧，有氣 析出促进区域，由于该区域被认为是空位占优势的无缺陷区域，故以下 称为Pv区域。另外，在该Pv区域外侧，或低速侧，有氧析出抑制区域， 此处被认为是晶格间元素占优势的无缺陷区域，称为Pi区域。由于红外线散射体缺陷不像位错簇那样产生恶劣影响，还有生产率 提高的效果，故以往是加快提拉速度，使环状OSF的发生区域位于结晶 的外周部，来进行单晶培育。然而，集成电路因近年来要求小型化、高密度化而更加微细化，红 外线散射体缺陷也成为合格品成品率低下的重大原因，降低其发生密度 就成为重要课题。为此，提出了改进热区结构的单晶培育方法，以便扩 大上述的无缺陷区域，使晶片整个面成为无缺陷区域。例如，在特开平8 - 330316号公报所公开的专利技术中，以单晶培育时 的提拉速度为V(mm/min)、以从熔点到1300°C的温度范围的提拉轴 方向的温度梯度为G (°C/mm)时，控制温度梯度，使在从结晶中心到 距外周30mm的内部位置的V/G为0.20 ~ 0.22mm2/ ( 'C'min),且该值 朝向结晶外周逐渐增加。作为这样的积极地控制刚凝固后的结晶内的温度分布的方法的例 子，在特开2001 - 220289号公报、特开2002 - 18T794号公报中，提出 了通过包围单晶的周围的热屏蔽体的尺寸、位置的选定，进而通过冷却 用部件的使用等，使提拉轴方向的结晶内温度梯度、在中心部大在外周 部小的技术的专利技术。如假定提拉轴方向的结晶内温度梯度在中心部为Gc，在外周部为 Ge,则通常由于通过从表面的散热来冷却刚凝固后的提拉中的单晶，故 在外周部大在中心部小。即，Gc<Ge。与此相对，在上述专利公报所述的专利技术中，通过包围刚凝固后的单晶的周围的热屏蔽体的尺寸、位置，进而冷却用部件的使用等热区的结构的改进，在从熔点到1250。C附近的 温度区，使Gc〉Ge。这是在提拉中单晶的熔液升起的部分附近，表面部通过来自坩锅壁 面、熔液面的热辐射而保温，通过用热屏蔽体、冷却部件等更强烈地冷 却单晶的上部，中心部通过热传递冷却，使中心部的温度梯度相对增 大。图3是以利用具有结晶周边部(Ge )比结晶中心部(Gc )小(Gc>Ge ) 的热区结构的培育装置所提拉的单晶的截面的缺陷分布状态示意性地 说明刚凝固后的单晶的提拉方向的温度梯度的图。其结果是，与上述图 2所示的情况同样地，如果改变提拉速度来培育单晶，则单晶内的各本文档来自技高网...
【技术保护点】
硅单晶的培育方法，其特征在于，在用切克劳斯基法进行的硅单晶的培育中，使培育装置内的惰性气氛中的氢分压为４０Ｐａ～４００Ｐａ，将单晶直胴部培育成不存在Ｇｒｏｗｎ－ｉｎ缺陷的无缺陷区域。
【技术特征摘要】
【国外来华专利技术】JP 2005-4-8 112649/2005;JP 2005-7-13 203865/20051.硅单晶的培育方法，其特征在于，在用切克劳斯基法进行的硅单晶的培育中，使培育装置内的惰性气氛中的氢分压为40Pa～400Pa，将单晶直胴部培育成不存在Grown-in缺陷的无缺陷区域。2. 硅单晶的培育方法，其特征在于，在用切克劳斯基法进行的硅单 晶的培育中，使培育装置内的惰性气氛中的氢分压为40Pa-160Pa,将 单晶直胴部培育成空位优势无缺陷区域。3. 硅单晶的培育方法，其特征在于，在用切克劳斯基法进行的硅单 晶的培育中，使培育装置内的惰性气氛中的氢分压超过160Pa并且为 400Pa以下，将单晶直胴部培育成晶格间硅优势无缺陷区域。4. 权利要求l、 2或3所迷的...
【专利技术属性】
技术研发人员：小野敏昭，杉村涉，宝来正隆，
申请(专利权)人：株式会社SUMCO，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。