半导体器件的制造方法技术

本发明专利技术提供了一种半导体器件的制造方法，包括：形成一材料层；在所述材料层上形成硬掩膜层；在所述硬掩膜层上形成抗反射层和光致抗蚀剂层；图案化所述光致抗蚀剂层；依次刻蚀所述抗反射层和硬掩膜层；对所述衬底进行加热烘焙；刻蚀所述材料层。本发明专利技术方法能够去除刻蚀时产生的聚合残留物，从而减少下步刻蚀的蚀刻缺陷，获得更好的蚀刻图形。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，特别涉及一种。技术背景随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、 更大的数据存储量以及更多的功能，晶片朝向更高的元件密度、高集成度方 向发展，半导体器件的栅极变得越来越细且长度变得较以往更短。在制造工艺进入65nm工艺节点之后，半导体器件的最小特征尺寸已经达到65nm以下。为了在晶片上形成精细的图形，通常采用牺牲光掩膜刻蚀技术。先在材 料层例如多晶硅表面沉积一层硬掩膜(hard mask)材料，例如氮化硅；然后 涂布抗反射层(BARC)和光刻胶层。BARC是一种具有流动性的有机高分子 材料，其作用降低曝光时底部硬掩膜层的反射率，以使显影后的图形更清晰。 光刻胶曝光显影后，首先刻蚀硬掩膜，然后再以硬掩膜作为保护刻蚀多晶硅 层。申请号为200410062655.8的中国专利申请公开了 一种栅极结构的制造方 法，图1至图4为说明现有栅极制造方法的剖面示意图。如图1所示，在衬底100 上生长一层栅极介质层110，在栅极氧化层110上沉积多晶硅层120，然后在多 晶硅层120表面沉积硬掩膜层130,随后涂布BARC层140和光刻胶层150。图案 化光刻胶层150以在晶片上定义4册极的位置，如图2所示。接下来如图3所示， 以光刻胶作为牺牲层刻蚀BARC层，形成包括BARC层140和刻胶层150的牺牲 层光掩膜图形。然后，利用上述牺牲层光掩膜图形刻蚀硬掩膜层130,为了减 小图形尺寸，牺牲光掩膜层通常使用等离子刻蚀的方法，且刻蚀气体多为含 氟(F)气体(例如四氟化碳CF4等)，这种刻蚀气体在刻蚀BARC和硬掩膜层 时，其中的氟离子和碳离子会与BARC发生反应生成一种高分子化合物，常温 下与水汽凝结形成难溶的残留聚合物，如图4中所示的121,其附着在硬掩膜 130侧壁和多晶硅120表面。聚合残留物121的存在会使其下方的多晶硅刻蚀受到阻碍，使刻蚀后的多 晶硅栅极发生桥连(bridge)现象，严重影响刻蚀后栅极图形的质量并因短路 导致器件性能失效。申请号为200510136114〗的中国专利申请中描述了一种 去除掩膜上生长的杂质残留物的方法，该方法利用含碌u酸离子或铵离子的溶液清洗掩膜图形，再使用含水的HF溶液进行清洗，最后加热烘烤清洗后的掩 膜图形。但是这种湿法清洗的方法可能会在掩膜表面残留部分硫酸离子和铵 离子，硫酸离子和铵离子随着时间的推移还可能起反应生成新的杂质残留物。 而且湿法清洗的方法工艺控制性较差，不利于实现与其它工艺的兼容性。
技术实现思路
本专利技术提供了 一种，能够在半导体器件的制造过 程中(例如形成栅极图形时)去除刻蚀时产生的聚合残留物，从而获得图形 良好的半导体器件。为达到上述目的，本专利技术提供了一种，包括在 半导体衬底上形成介质层；在所述电介质层上形成多晶硅层；在所述多晶硅 层表面形成硬掩膜层；在所迷硬掩膜层上形成抗反射层和光致抗蚀剂层；图 案化所述光致抗蚀剂层以定义栅极的位置；刻蚀所述抗反射层和硬掩膜层； 对所述衬底进行加热烘焙；刻蚀所述多晶硅层形成栅极。所述烘焙为原位在线加热烘烤。所述烘焙的温度为100°C~200°C。所述烘 焙时间为1 10分钟。所述抗反射层的材料为高分子有机聚合物或卣素水合物。 所述烘焙包括升温和降温的过程。方法，包括在半导体衬底上形成一材料层；在所述材料层上形成硬掩膜层； 在所述硬掩膜层上形成抗反射层和光致抗蚀剂层；图案化所述光致抗蚀剂层； 依次刻蚀所述抗反射层和硬掩膜层；对所述衬底进行加热烘焙；刻蚀所述材料层。所述烘焙为原位在线加热烘烤。所述烘焙的温度为100°C~200°C。所述烘 焙时间为1 10分钟。所述抗反射层的材料为高分子有机聚合物或由素水合物。 所述烘焙包括升温和降温的过程。所述材料层为金属层或电介质层。与现有技术相比，本专利技术具有以下优点本专利技术的半导体器件制造方法在村底表面形成刻蚀图形的过程中，在刻 蚀抗反射层、硬掩膜层之后，刻蚀图形材料层之前，采用原位烘焙的方法， 即在同 一个反应室内对衬底进行加热处理，使刻蚀抗反射层时在硬掩膜侧壁 和材料层表面产生的高分子聚合残留物无法与水汽凝结并使其充分挥发，从 而去除聚合残留物，为后续栅极的刻蚀创造了良好的条件，能够得到良好的刻蚀图形。此外，本专利技术的方法中高分子聚合残留物的去除工艺简便，易于控制和 实现。 附图说明通过附图中所示的本专利技术的优选实施例的更具体说明，本专利技术的上述及 其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同 的部分。并未刻意按比例绘制附图，重点在于示出本专利技术的主旨。在附图中， 为清楚明了，放大了层和区域的厚度。图1至图4为说明现有栅极制造方法的剖面示意图；图5为说明根据本专利技术实施例的半导体器件制造方法的流程图；图11为根据本专利技术其它实施例的半导体器件制造方法的流程图。具体实施方式为使本专利技术的上述目的，特征和优点能够更加明显易懂，下面结合附图 对本专利技术的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术。但是本发 明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不 违背本专利技术内涵的情况下做类似推广。因此本专利技术不受下面公开的具体实施 的限制。本专利技术提供的适用于特征尺寸在65nm及以下的 半导体器件栅极的制造。所迷半导体器件不仅是MOS晶体管，还可以是CMOS(互补金属氧化物半导体器件)中的PMOS晶体管和NMOS晶体管，也同样 适用于其它利用含氟刻蚀气体刻蚀有机抗反射层的场合，例如在层间介电层(ILD)中刻蚀形成沟槽结构。图5为说明根据本专利技术实施例的半导体器件制造方法的流程图。如图5 所示，本专利技术的半导体器件制造方法首先提供一半导体衬底(S101);在所 述衬底上形成介质层和多晶硅层(S102);然后在多晶硅层表面利用化学气 相淀积(CVD)工艺沉积硬掩膜层(S103)，硬掩膜层的材料为氮化硅或氮 氧化硅；接下来在硬掩膜层旋涂抗反射层和光致抗蚀剂层(S104);利用曝光、显影等工艺对光致抗蚀削层进行图案化(S105);刻蚀抗反射层和硬掩 膜层(S106)，采用等离子刻蚀工艺，刻蚀气体为含氟气体的混合气体，包 括比如SF6、 CHF3、 CF3、 C3F6、氧气02、氮气&、以及氦气He等惰性气体； 为去除含氟刻蚀气体中的氟离子与有机抗反射层材料反应生成的聚合残留 物，本专利技术的方法采用原位(insuit)烘焙的方法，即在同一个反应室内对聚 合物进行加热烘烤，使其无法与水汽凝结并充分挥发，从而达到去除上述聚 合残留物的目的，同时采用原位烘焙的方法不影响其它工艺流程，保证了整 个工艺流程的兼容性；随后以硬掩膜层为掩膜刻蚀多晶硅层形成栅极(S108 )。在本专利技术的其它实施例中，步骤S102可以在介质层表面形成层间介电层， 例如氣化硅或其它绝缘物质，在步骤S108中再以硬掩膜层为掩膜刻蚀上述层 间介电层形成所需的沟槽。下面以形成多晶硅栅极为例详细说明本专利技术的半导体器件制造方法。图6了根据本专利技术实施例的半导体器件制造方法在半导体衬底上形成的多层结 构。首先在半导体衬底IOO上形成介质层IIO，介质层IIO可以是氧化硅(Si02) 或氮氧化硅(SiON)。衬底100可以是整体半本文档来自技高网...

【技术保护点】
一种半导体器件的制造方法，包括：在半导体衬底上形成介质层；在所述电介质层上形成多晶硅层；在所述多晶硅层表面形成硬掩膜层；在所述硬掩膜层上形成抗反射层和光致抗蚀剂层；图案化所述光致抗蚀剂层以定义栅极的位 置；刻蚀所述抗反射层和硬掩膜层；对所述衬底进行加热烘焙；刻蚀所述多晶硅层形成栅极。

【技术特征摘要】
1、一种半导体器件的制造方法，包括在半导体衬底上形成介质层；在所述电介质层上形成多晶硅层；在所述多晶硅层表面形成硬掩膜层；在所述硬掩膜层上形成抗反射层和光致抗蚀剂层；图案化所述光致抗蚀剂层以定义栅极的位置；刻蚀所述抗反射层和硬掩膜层；对所述衬底进行加热烘焙；刻蚀所述多晶硅层形成栅极。2、 如权利要求1所述的方法，其特征在于所述烘焙为原位在线加热烘烤。3、 如权利要求2所述的方法，其特征在于所述烘焙的温度为100°C 200°C。4、 如权利要求3所述的方法，其特征在于所述烘焙时间为1 10分钟。5、 如权利要求4所述的方法，其特征在于所述抗反射层的材料为高分子有机聚合物或卣素水合物6、 如权利要求3或4所述的方法，其特征在于所述烘焙包括升温和降 温的过程。7、 一种半导体器件的制...

【专利技术属性】
技术研发人员：张冬平，林涛，王刚宁，蒋晓钧，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]