栅极侧壁层的形成方法技术

公开了一种栅极侧壁层的形成方法，包括步骤：提供一具有至少一个栅极的衬底；利用原子层沉积方法，在所述衬底上形成复合介质层；刻蚀所述复合介质层，在所述栅极的侧壁上形成侧壁层。本发明专利技术不仅具有较低的热预算，对改善器件的性能有利，形成的栅极侧壁层的均匀性也更好，提高了器件性能的一致性。

【技术实现步骤摘要】

本专利技术涉及半导体制造
，特别涉及一种。技术背景栅极侧壁层(sidewall spacer ) —般由氧化硅/氮化硅(ON )介质薄膜或氧 化硅/氮化硅/氧化硅(ONO)介质薄膜组合而成。图l为具有ON结构栅极侧壁层的器件剖面示意图。如图l所示，在衬底的 各器件之间刻蚀填充形成了隔离沟槽102,在硅衬底101上沉积了栅氧化硅层 103 (Gate Oxide);通过沉积、刻蚀多晶硅，在衬底上形成了栅极104;在栅 极两侧的衬底上，具有以栅极为掩膜进行浅离子注入形成的浅掺杂区域110 (LDD， lightly doped drain);栅极侧壁上则利用沉积和干法刻蚀形成了由氧 化硅介质层105与氮化硅介质层106组成的栅极侧壁层。通常与多晶硅栅极相 邻的介质层105会选用热膨胀系数与硅材料非常接近的氧化硅材料，其可实现 与多晶硅栅极之间的较为紧密的连接；该氧化硅层之上，为实现对多晶硅栅 极的较好的保护，会选用具有较高的硬度、材料较为致密的氮化硅材料，由 这两种介质层刻蚀形成的就是常用的ON结构的栅极侧壁层。如果在氮化硅介 质层上再沉积生长一层氧化硅层，这三层介质层在刻蚀后就可以形成另一种 常用的ONO侧壁层结构。此外，如图1所示，在栅极侧壁层两侧的衬底上的源 /漏极的掺杂区107和108，是以栅极及其侧壁层为掩膜利用离子注入的方法形 成的。由此可以推出，栅极到源/漏极之间的距离与栅极侧壁层的厚度密切相 关，也就是说，栅极侧壁层的形成质量会对器件的性能有较大影响。为此， 如何形成高质量的栅极侧壁层是半导体制造工艺中必须关注的问题之一。传统工艺中，为形成ON或ONO结构的栅极侧壁层而沉积的氧化硅或氮化 硅介质层主要是利用化学气相沉积(CVD, Chemical Vapor Deposition)的方 法制成。但是CVD方法本身具有的一些固有缺陷，使其在90nm以下工艺中的 应用受到了限制1、由于器件尺寸有限，90nm以下工艺中器件的介质层的厚度相对较薄， 对其生长质量的要求也相对较高。要求能形成厚度均匀、质量较好的介质层。 而CVD膜易受几何形状干扰造成所生长的薄膜厚度不均匀，如，在表面形貌较密集的区域上沉积的薄膜，与较疏松的区域相比，形成的厚度较小。而这薄膜厚度的不均匀桂对子用予形成栅极侧壁层的介质层而言，会导致其在刻 蚀后形成的栅极侧壁层的形状不一致，使得不同区域的器件的源/漏极到栅极 间的距离不一致，结果导致器件性能的均匀性较差。2、根据按比例缩放的要求，90nm工艺以下的CMOS器件具有的结深也更 浅，为了将线结区外的不可接受杂质扩散降至最小，对工艺制作中的热预算 必须进行严格的控制。制作栅极侧壁层时，在沉积介质层之前，为了改善短沟道效应通常还会以栅极为掩膜对衬底进行轻:惨杂处理，如果在其后进行介 质层生长时，所用溫度过高，就可能会导致该轻掺杂区域的杂质扩散至栅极 下方，造成器件性能衰退。在栅极侧壁层制作工艺中，如何在保证介质层的 形成质量的条件下，通过降温或者减少工艺时间使沉积介质层的热预算最小化是其需关注的重点。传统的CVD沉积方法的生长温度较高，生长速率较低。 利用CVD方法沉积介质膜需要在较高温度下生长较长的时间，所需的热预算 较大，明显不符合工艺要求，申请号为Ol 143842.8的中国专利公开了 一种利用原子层沉积法(ALD， Atomic Layer Deposition )形成氮化硅侧壁层的方法，该方法采用珪曱烷(SiH4) 或二氯硅曱烷(SiH2Cl2)与含氮气体为反应源，利用ALD方法，形成氮化硅 介质层，再通过刻蚀形成侧壁层。但是该方法形成的氮化硅侧壁与多晶硅的 热膨胀系数相差较大，在工艺过程中易因升降温而发生龟裂，从多晶硅栅极 上脱落。另外，虽然该方法的沉积温度下降了，但因其采用硅曱烷(SiH4)或 二氯硅曱烷(SiH2Cl2)反应源的沉积速率较低，所需沉积时间较长，在热预 算方面的优势并不突出。而且，实践表明，采用该方法生长的氮化硅膜的质 量也不够好。
技术实现思路
本专利技术提供的一种，利用原子层沉积方法，以较 低的沉积温度形成了膜质量较好的ON或ONO结构的栅极侧壁复合介质层， 改善了栅极侧壁层形状的 一致性，提高了器件性能。本专利技术提供了一种栅极恻壁层的形成方法，其特征在于，包括 提供一具有至少 一个栅极的村底； 利用原子层沉积方法，在所述衬底上形成复合介质层；刻蚀所述复合介质层，在所述栅极的侧壁上形成侧壁层。其中，采用原子层沉积方法在所迷衬底上形成复会介质层，包括在所述衬底上形成氧化硅介质层；在所述氧化硅介质层上形成氮化硅或氮氧化硅介质层。 其中，采用原子层沉积方法在所述衬底上形成复合介质层的另 一种方法， 可以包括在所述衬底上形成氧化硅介质层；在所述氧化硅介质层上形成氮化硅或氮氧化硅介质层；在所述氮化硅或氮氧化硅介质层上形成氧化硅介质层。 其中，在所述衬底上形成复合介质层之前，先对所述衬底进行轻掺杂处理。其中，在形成所述氧化硅介质层之后，所述氮化硅或氮氧化硅介质层之 前，对所述衬底进行快速热退火处理。 另外，所述原子层沉积的步骤包括将所述衬底装入原子层沉积反应室内；力口热所述反应室；在所述衬底上生长单层介质层；至少重复一次所述生长单层介质层的步骤后，完成所述介质层的沉积。其中，所述加热的温度在400到600°C之间。其中，所述生长单层介质层的步骤包括通入第一反应源，在所述衬底上吸附形成所述第一反应源的单一层； 抽出所述反应室内未吸附在所述衬底上的所述第一反应源； 通入第二反应源，与所述单一层反应形成单层的介质层； 抽出所述反应室内未与所述单一层发生反应的所述第二反应源。其中，在抽出第一反应源和抽出第二反应源的同时，通入N2、 Ar或He 气体中的一种。其中，所述第一反应源为三-二曱基氨基硅烷，其通入时间在1秒到40 秒之间,流速在0.1 slm到2slm之间。其中，所述单层介质层为氧化硅层时，所述第二反应源为02、 03或1120， 其通入时间在1秒到40秒之间，流速在0.1 slm到20slm之间，反应室的压力在0.5T到20Torr之间。其中，所述单层介质层为氮化硅层时，所述第二反应源为NH3,其通入 时间在1秒到40秒之间，流速在0.1 slm到20slm之间，反应室的压力在0.5T 到20Torr之间,加入的RF能量在200到600W之间。与现有技术相比，本专利技术具有以下优点本专利技术的，利用原子沉积方法，分别形成了用于 组成栅极侧壁层的ON或ONO结构的介质层，不仅能与栅极连接紧密，且可 实现对栅极的良好保护。采用该方法形成的介质层厚度均匀性好，阶梯覆盖 率高，刻蚀后形成的栅极侧壁层形状均匀一致，提高了器件性能的一致性。 另外，因原子沉积方法所需的沉积温度较低，本专利技术的方法还可以有效降低 工艺中的热预算，有利于器件性能的进 一 步提高。 附图说明图1为具有ON结构栅极侧壁层的器件剖面示意图；图2A至2D为说明CVD方法和ALD方法沉积原理的示意图；图3为本专利技术方法形成栅极侧壁层的流程图；图4A至4E为说明本专利技术的栅极侧壁层形成方法的器件剖面示意图； 图5为采用ALD方法形成介质层的流程图；图6为采用本专利技术方法和传统方法形成的氧化硅层的折射率测试本文档来自技高网...

【技术保护点】
一种栅极侧壁层的形成方法，其特征在于，包括：提供一具有至少一个栅极的衬底；利用原子层沉积方法，在所述衬底上形成复合介质层；刻蚀所述复合介质层，在所述栅极的侧壁上形成侧壁层。

【技术特征摘要】
1、一种栅极侧壁层的形成方法，其特征在于，包括提供一具有至少一个栅极的衬底；利用原子层沉积方法、在所述衬底上形成复合介质层；刻蚀所述复合介质层，在所述栅极的侧壁上形成侧壁层。2、 如权利要求1所述的形成方法，其特征在于，利用原子层沉积方法在 所述衬底上形成复合介质层i包括在所述衬底上形成氧化硅介质层； 在所述氧化硅介质层上形成氮化硅或氮氧化硅介质层。3、 如权利要求1所述的形成方法，其特征在于，利用原子层沉积在所述 衬底上形成复合介质层，包括在所述衬底上形成氧化硅介质层；在所述氧化硅介质层上形成氮化硅或氮氧化硅介质层；在所述氮化硅或氮氧化硅介质层上形成氧化硅介质层。4、 如权利要求1所述的形成方法，其特征在于在所述衬底上形成复合 介质层之前，先对所述衬底进行轻掺杂处理。5、 如权利要求2或3所述的形成方法，其特征在于在形成所述氧化硅 介质层之后，所述氮化硅或氮氧化硅介质层之前，对所述衬底进行快速热退 火处理。6、 如权利要求1所述的形成方法，其特征在于，所述原子层沉积方法的 步骤包括将所述衬底装入原子层沉积反应室内；力口热户斤述反应室；在所述衬底上生长单层介质层；至少重复一次所述生长单层介质层的步骤后，完成所述介质层的沉积。7、 如权利要求6所述的形成方法，其特征在于所述加热的温度在400 到600。C之间。8、如权利要求6所述的形成方法，其特征在于，所述生长...

【专利技术属性】
技术研发人员：何有丰，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]