【技术实现步骤摘要】
本专利技术涉及。
技术介绍
作为半导体存储装置，有以往提出的半导体非易失性存储器(例如参照专利文献1、 2或3)。参照图16说明该以往的半导体非易失性存储器。图16是用于说明 以往的半导体非易失性存储器的图，是半导体非易失性存储器的概要截 面图。构成半导体非易失性存储器的基本单元(下面称为存储单元。)210 在硅基板220上具有MOS型的晶体管(MOSFET)。 MOSFET具有栅极 234、第1和第2杂质扩散区域224a和224b、第1和第2电阻变化部222a 和222b、第1和第2主电极252a和252b。栅极234经由栅极氧化膜232而设置在硅基板220上。第1和第2杂质扩散区域224a和224b是在要夹持栅极234的位置 上例如通过扩散n型的杂质而形成的。该第1和第2杂质扩散区域224a 和224b是作为MOSFET的源极或者漏极发挥作用的区域。在下面的说 明中，说明将第1杂质扩散区域224a作为漏极，将第2杂质扩散区域224b 作为源极进行使用的例子。而且对漏极和源极分别赋予与第1和第2杂 质扩散区域224a和224b相同符号进行说明。第1和第2电阻...
【技术保护点】
一种半导体存储装置，其特征在于，该半导体存储装置具有：设定有平坦区域和相比于该平坦区域而一个主表面相对于另一个主表面的位置高的阶梯区域的第１导电类型半导体基板；经由栅极氧化膜而设置在上述阶梯区域的上述半导体基板的一个主表面上 的栅极；第２导电类型的第１和第２杂质扩散区域，它们作为形成于上述半导体基板的一个主表面侧的表层区域中的、隔着上述平坦区域的一部分的上述栅极的位置上的一对杂质扩散区域，导电类型与上述第１导电类型不同；上述第２导电类型的第１和第 ２电阻变化部，它们在上述表层区域中的上述栅极的正下方的区域部分和上述...
【技术特征摘要】
JP 2006-10-31 2006-2963641.一种半导体存储装置，其特征在于，该半导体存储装置具有设定有平坦区域和相比于该平坦区域而一个主表面相对于另一个主表面的位置高的阶梯区域的第1导电类型半导体基板；经由栅极氧化膜而设置在上述阶梯区域的上述半导体基板的一个主表面上的栅极；第2导电类型的第1和第2杂质扩散区域，它们作为形成于上述半导体基板的一个主表面侧的表层区域中的、隔着上述平坦区域的一部分的上述栅极的位置上的一对杂质扩散区域，导电类型与上述第1导电类型不同；上述第2导电类型的第1和第2电阻变化部，它们在上述表层区域中的上述栅极的正下方的区域部分和上述第1杂质扩散区域和第2杂质扩散区域之间，分别形成于从与上述平坦区域的上述第1和第2杂质扩散区域相邻的区域到设置于上述阶梯区域的阶梯部的侧面的部分，且它们的杂质浓度低于上述第1和第2杂质扩散区域的杂质浓度；设置于上述半导体基板的上述第1和第2杂质扩散区域上的第1和第2主电极；在上述第1主电极和上述栅极之间与它们相邻地进行了设置的第1电荷蓄积部；以及在上述第2主电极和上述栅极之间与它们相邻地进行了设置的第2电荷蓄积部，上述第1和第2电荷蓄积部分别通过依次层叠底部氧化膜、电荷蓄积氮化膜和顶部氧化膜而构成，上述第1主电极和设置于上述第1电荷蓄积部的电荷蓄积氮化膜之间的距离恒定，并且上述第2主电极和设置于上述第2电荷蓄积部的电荷蓄积氮化膜之间的距离恒定。2. —种半导体存储装置的制造方法，其特征在于，该半导体存储装 置的制造方法具有执行如下处理的步骤在第1导电类型半导体基板的一个主表面侧在第1方向延伸地、平行且等间隔地形成多个元件分离膜；在上述半导体基板的一个主表面上依次形成栅极氧化膜、导电膜和第1氮化硅膜；在与上述第1方向正交的第2方向延伸地、平行且等间隔地设定阶梯区域，将上述阶梯区域间的区域设定为平坦区域；对上述第1氮化硅膜进行构图，保留上述阶梯区域的上述第1氮化硅膜，并除去上述平坦区域的上述第1氮化硅膜...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。