非易失性半导体存储器件及其制造方法技术

技术编号:3175344 阅读:191 留言:0更新日期:2012-04-11 18:40
本发明专利技术提供一种非易失性半导体存储器件及其制造方法。能够提高分离栅极型MONOS存储单元的抗误写入(干扰)性能,并且使该存储单元高速动作。取消元件分离区域以及存储晶体管与选择晶体管之间的绝缘区域中的电荷积蓄膜,使得不对该部位注入或积蓄电荷。并且,在元件分离区域上,在比选择晶体管的栅极电极从硅衬底(000)表面高出的位置结束存储晶体管的栅极电极,从而降低存储晶体管和选择晶体管之间的电容。

【技术实现步骤摘要】

本专利技术涉及非易失性半导体存储器件,尤其涉及对MONOS (Metal Oxide Nitride Oxide Semiconductor)型存储单元的高可靠度、 高速动作有效的技术。
技术介绍
作为集成于LSI中的集成半导体存储器之一有非易失性存储器。 这种元件即使切断LSI的电源也能保留存储信息,其广泛用于各种应 用当中,因此成为极为重要的元件。在非易失性存储器中能够利用各 种方法存储信息,利用电子、空穴的电荷积蓄量来存储信息的方式的 非易失性存储器,众所周知有在导电材料中积蓄电荷的所谓浮置栅极 型、和在绝缘材料中积蓄电荷的所谓MONOS型。MONOS型存储单 元除了栅极绝缘膜的结构以外为公知的MOS晶体管结构,因此一般 公认能够与CMOS LSI工艺兼容性良好地形成存储器。并且,作为使用了 MONOS结构的存储单元的用途,已知用于例 如结构为将NAND型闪存单元的浮置栅极替换为MONOS结构的大 容量数据存储(专利文献1),另外还已知用于结构为与由MONOS 结构构成的存储栅极相邻而配置有选择栅极的可高速写入或删除的 混装微机(专利文献2)。前者结构的各存储单元由1个晶体管本文档来自技高网...

【技术保护点】
一种非易失性半导体存储器件,其特征在于:包括多个元件分离区域,形成在半导体衬底上,沿第一方向延伸;元件形成区域,形成在上述多个元件分离区域之间;一对半导体区域,形成在上述元件形成区域内,成为源区和漏区;   第一栅极电极,沿与上述第一方向交叉的第二方向延伸;第二栅极电极,沿上述第二方向延伸;电荷积蓄膜,形成在上述半导体衬底与上述第一栅极电极之间,其中,上述第一栅极电极与上述第二栅极电极,在上述第一方向上相邻,上述第一栅 极电极与上述第二栅极电极形成在上述一对半导体区域之间,上述电...

【技术特征摘要】
JP 2006-12-15 338386/20061.一种非易失性半导体存储器件,其特征在于包括多个元件分离区域,形成在半导体衬底上,沿第一方向延伸;元件形成区域,形成在上述多个元件分离区域之间;一对半导体区域,形成在上述元件形成区域内,成为源区和漏区;第一栅极电极,沿与上述第一方向交叉的第二方向延伸;第二栅极电极,沿上述第二方向延伸;电荷积蓄膜,形成在上述半导体衬底与上述第一栅极电极之间,其中,上述第一栅极电极与上述第二栅极电极,在上述第一方向上相邻,上述第一栅极电极与上述第二栅极电极形成在上述一对半导体区域之间,上述电荷积蓄膜仅形成在上述元件形成区域与上述第一栅极交叉的区域,通过对上述电荷积蓄膜注入热电子或热空穴,进行信息的写入或删除。2. 根据权利要求1所述的非易失性半导体存储器件,其特征在于上述元件分离区域内的上述第 一 栅极电极的底面的位置,位于比 上述元件分离区域内的上述笫二栅极电极的底面的位置高的位置。3. 根据权利要求2所述的非易失性半导体存储器件,其特征在于上述元件分离区域内的上述第一栅极电极的底面的位置,位于与 上述元件分离区域内的上述第二栅极电极的上表面的位置等高的位 置或比上述第二栅极电极的上表面的位置高的位置。4. 根据权利要求1所述的非易失性半导体存储器件,其特征在于上述元件分离区域内的上述第一栅极电极与上述第二栅极电极的相对面处的单位面积的电容,比上述元件形成区域内的上述第一栅 极电极与上述第二栅极电极的相对面处的单位面积的电容小。5. 根据权利要求1所述的非易失性半导体存储器件,其特征在于上述第一栅极电极与上述第二栅极电极隔着绝缘膜而相邻,在上 述绝缘膜内不存在电荷积蓄膜。6. 根据权利要求1所述的非易失性半导体存储器件,其特征在于上述元件分离区域内的上述第二栅极电极的底面,位于比上述半 导体衬底的上表面低的位置。7. 根据权利要求1所述的非易失性半导体存储器件,其特征在于还包括第三栅极电极,沿上述第二方向延伸;电荷积蓄膜,形成在上述半导体衬底和上述第三栅极电极之间, 其中,上述第三栅极电极,在上述第一方向且与形成有上述第一栅极电极的方向相反的方向上相邻,上述第三栅极电极形成在上述一对半导体区域之间, 上述电荷积蓄膜仅形成在上述元件形成区域与上述第一栅极电极交叉的区域和上述元件形成区域与上述第三栅极电极交叉的区域。8. —种非易失性半导体存储器件,其特征在于 包括多个元件分离区域,形成在半导体村底上,沿第一方向延伸; 元件形成区域,形成在上述多个元件分离区域之间; 一对半导体区域,形成在上述元件形成区域内,成为源区和漏区; 第一栅极电极,沿与上述第一方向交叉的第二方向延伸; 第二栅极电极,沿上述第二方向延伸;电荷积蓄膜,形成在上述半导体衬底与上述第 一栅极电极之间, 其中,上述第一栅极电极与上述第二栅极电极,在上述第一方向上相邻,上述第一栅极电极与上述第二栅极电极形成在上述一对半导 体半导体区域之间,上述电荷积蓄区域仅形成在上述元件形成区域和上述第 一 栅极 电极交叉的区域,上述元件分离区域内的上述第一^极电极的底面的位置,位于比 上述元件分离区域内的上述第二栅极电极的底面的位置高的位置。9. 根据权利要求8所述的非易失性半导体存储器件,其特征在于上述元件分离区域内的上述第一栅极电极的底面的位置,位于与 上述元件分离区域内的上述第二栅极电极的上表面的位置等高的位 置或比上述第二栅极电极的上表面的位置高的位置。10. 根据权利要求8所述的非易失性半导体存储器件,其特征在于上述元件分离区域内的上述第 一 栅极电极与上述第二栅极电极 的相对面处的单位面积的电容,比上述元件形成区域内的上述第一栅 极电极和上述第二栅极电极的相对面处的单位面积的电容...

【专利技术属性】
技术研发人员:有金刚久本大岛本泰洋
申请(专利权)人:株式会社瑞萨科技
类型:发明
国别省市:JP[日本]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1