感测式半导体封装件及其制法制造技术

一种感测式半导体封装件及其制法，于一包含有多个感测芯片的晶圆上对应相邻感测芯片主动面的焊垫间形成凹槽，以于该凹槽中形成电性连接相邻感测芯片焊垫的金属块，并于该感测芯片上接置透光体以封盖该感测芯片的感测区，接着薄化该晶圆非主动面至该金属块，以使该金属块相对外露于该非主动面，再于该晶圆非主动面形成一覆盖层，并使该覆盖层形成有外露出该金属块的开口，从而于该覆盖层上形成电性连接至外露该覆盖层开口的金属块的导电线路，接着于该覆盖层及导电线路上形成一拒焊层，并使该拒焊层形成有外露该导电线路终端的开口以供植设导电元件，之后沿各该感测芯片间进行切割，以形成多个感测式半导体封装件，避免现有技术于晶圆非主动面形成倾斜槽口，因不易对准至正确位置所产生槽口位置偏移，以及于该倾斜槽口中所形成的线路与主动面线路交接处易发生应力集中、断裂问题。

【技术实现步骤摘要】

本专利技术涉及一种感测式半导体封装件及其制法，尤指一种晶圆级(Wafer-level)封装的感测式半导体封装件及其制法。技术背景传统的影像感测式封装件(Image sensor package),如美国专利 第6,384,472及6， 509， 636号所揭露，主要是将感测式芯片(Sensor chip)接置于一芯片承载件上，并通过焊线加以电性连接该感测式芯片 及芯片承载件后，于该感测式芯片上方封盖住一玻璃，以供影像光线 能为该感测式芯片所撷取。如此，该完成构装的影像感测式封装件即 可供系统厂进行整合至如印刷电路板(PCB)等外部装置上，以供如数字 相机(DSC)、数字摄影机(DV)、光学鼠标、及行动电话等各式电子产品 的应用。同时随着信息传输容量持续扩增，以及电子产品微小化与可携式 的发展趋势，导致一般集成电路的高输入/输出(1/0)、高散热、及尺 寸縮小化的需求更加受到重视，亦促使集成电路的封装型态朝向高电 性及小尺寸的方向演进，因此，业界逐发展出一种晶圆级(Wafer-level) 封装的感测式半导体封装件，藉以直接在晶圆上进行封装，以供感测 式芯片得以直接电性连接至外部装置，进而有效应用于小型化的电子 产品中。请参阅图1A至图1E，美国专利US6，646，289所揭示的晶圆级 (Wafer-level)封装的感测式半导体封装件及其制法，提供一具多个感 测芯片10的晶圆100，以于相邻感测芯片10的焊垫11间形成延伸线 路12(如图1A所示)；再将一玻璃13通过一黏着层14而黏置于该晶圆 IOO(如图1B所示)；接着薄化该晶圆100，并于该晶圆IOO背面黏置一 覆盖层15后，再对应相邻感测芯片10间以例如蚀刻方式形成一穿过 该覆盖层15、感测芯片10、延伸线路12而内凹至该玻璃13的倾斜槽口 16(如图1C所示)；于该倾斜槽口 16表面及该倾斜槽口 16附近的覆 盖层15表面形成金属绕线17，并使该金属绕线17电性连接至该延伸 线路12 (如图1D所示)；之后于该覆盖层15表面的金属绕线17上植接 焊球18，并沿各该感测芯片10间进行切割作业，以制得晶圆级 (Wafer-level)封装的感测式半导体封装件(如图IE所示)。另美国专 利US6， 777， 767亦揭示出相似的技术。但是在前述的感测式半导体封装件中，由于自该晶圆背面形成倾 斜槽口关系，因此该半导体封装件侧面呈现倾斜切角形态，亦即其垂 直剖面系呈倒梯形(平面宽度由上逐渐向下縮短)结构，因而形成于该 半导体封装件侧面的金属绕线与芯片顶面焊垫的延伸线路连接处呈锐 角接触，而易发生应力集中造成断裂问题，再者，由于前述制程中是 从晶圆背部形成倾斜槽口，故不易对正至正确位置，造成倾斜槽口的 设置位置相对原感测芯片间切割线偏移S距离，如图2所示，亦即造 成倾斜槽口至延伸线路的位置发生偏移，进而使该延伸线路用以连接 至该金属绕线的位置产生偏差，导致金属绕线与延伸线路无法正确及 有效的连接，甚至毁损到芯片。因此，如何设计一种可避免线路发生断裂的晶圆级(Wafer-level) 感测式半导体封装件及其制法，同时复可避免现有技术中从晶圆背面 形成槽口的对位误差而导致线路电性连接不良及芯片毁损问题，确为 相关领域上所需迫切面对的课题。
技术实现思路
鉴于前述现有技术的缺陷，本专利技术的主要目的是提供一种感测式 半导体封装件及其制法，从而可避免线路交接处因夹角尖锐发生应力 集中及断裂问题。本专利技术的再一目的是提供一种感测式半导体封装件及其制法，从 而可避免现有技术中从晶圆背面形成槽口的对位误差而导致线路电性 连接不良及芯片毁损问题。为达到前述及其它目的，本专利技术的感测式半导体封装件的制法包 括提供一包含有多个感测芯片的晶圆，该晶圆及感测芯片具有相对 的主动面及非主动面，该主动面上设有感测区及多个焊垫，以于相邻感测芯片主动面的焊垫间形成多个凹槽；于该晶圆主动面及凹槽表面 形成一导电层；于该导电层上覆盖一阻层，并使该阻层形成有对应该 凹槽处的开口；于该阻层开口中形成金属块，且使该金属块填充至该 凹槽并电性连接至相邻感测芯片主动面的焊垫；移除该阻层及其所覆 盖的导电层；于该感测芯片上接置透光体以封盖该芯片感测区；薄化 该晶圆非主动面至该金属块，以使该金属块相对外露于该非主动面； 于该晶圆非主动面形成一覆盖层，并使该覆盖层形成有外露出该金属 块的开口；于该覆盖层上形成导电线路，并使该导电线路电性连接至 该外露出该覆盖层开口的金属块；于该覆盖层及导电线路上形成一拒 焊层，并使该拒焊层形成有外露该导电线路终端的开口，以供植设导 电元件；以及沿各该感测芯片间进行切割，以形成多个感测式半导体 封装件。通过前述的制法，本专利技术复揭示一种感测式半导体封装件，包括 感测芯片，具有相对的主动面及非主动面，且于该主动面上形成有感 测区与多个焊垫，及于该感测芯片侧边形成有凹槽，且于该凹槽中形 成有电性连接至该焊垫的金属块；透光体，形成于该感测芯片的主动 面上以封盖该感测区；覆盖层，形成于该感测芯片的非主动面上，且 形成有开口以外露出该金属块底面；导电线路，形成于该覆盖层的表 面，且电性连接至该金属块的底面；拒焊层，形成于该覆盖层及导电 线路上，并使该拒焊层形成有外露该导电线路终端的开口；以及导电 元件，设于该拒焊层开口中。前述的感测式半导体封装件复包括有一导电层，形成于该感测芯 片与金属块间；另该透光体为一玻璃，且通过黏着层而接置于该感测 芯片周围，并覆盖该金属块；该金属块具有一平整底面，且该金属块 的底面系与该感测芯片的非主动面齐平，以与导电线路形成良好电性 连接关系。因此，本专利技术的感测式半导体封装件及其制法主要是于一包含有 多个感测芯片的晶圆上，对应相邻感测芯片主动面的焊垫间形成多个 凹槽，并对应该凹槽位置形成电性连接相邻芯片主动面焊垫的金属块, 接着于该感测芯片上接置透光体以封盖该芯片感测区，且薄化该感测 芯片非主动面至该金属块，以使该金属块相对外露于该非主动面，通过该金属块的设置，可容忍薄化厚度精度的偏差，且不会造成该金属 块位置偏差，不致有后续形成该芯片非主动面一侧的导电线路无法连 接的困扰，然后于该晶圆非主动面形成一覆盖层，并使该覆盖层形成 有外露出该金属块的开口，以于该覆盖层上形成导电线路，并使该导 电线路电性连接至该外露出该覆盖层开口的金属块，之后于该覆盖层 及导电线路上形成一拒焊层，并使该拒悍层形成有外露该导电线路终 端的开口，以供植设导电元件，再沿各该感测芯片间进行切割，以形 成多个感测式半导体封装件。如此即可避免现有技术在晶圆背部形成 槽口时，因不易对正正确的位置，造成槽口位置偏移，线路无法正确 连接，甚至毁损芯片等问题，以及避免现有半导体封装件侧面系呈现 倾斜切角形态，因而使形成于感测芯片侧面与主动面的线路连接处呈 锐角接触，而易发生应力集中造成断裂问题。附图说明图1A至图1E为现有美国专利US6，646,289所揭示的晶圆级 (Wafer-level)封装的感测式半导体封装件及其制法示意图；图2为现有感测式半导体封装件制程中于晶圆背面形成槽口时发 生位置偏移的示意图；以及图3A至图31为本专利技术的感测式半导体封装件及其制法的示意图。元件符号说明10感测芯片1本文档来自技高网...

【技术保护点】
一种感测式半导体封装件的制法，包括：提供一包含有多个感测芯片的晶圆，该晶圆及感测芯片具有相对的主动面及非主动面，该主动面上设有感测区及多个焊垫，以于相邻感测芯片主动面的焊垫间形成多个凹槽；对应该凹槽处形成金属块，并使该金属块电性连接至相邻感测芯片的焊垫；于该感测芯片上接置透光体以封盖该感测芯片的感测区；薄化该晶圆非主动面至该金属块，以使该金属块相对外露于该非主动面；于该晶圆非主动面形成一覆盖层，并使该覆盖层形成有外露出该金属块的开口；于该覆盖层上形成导电线路，并使该导电线路电性连接至该外露出该覆盖层开口的金属块；于该覆盖层及导电线路上形成一拒焊层，并使该拒焊层形成有外露该导电线路终端的开口，以供植设导电元件；以及沿各该感测芯片间进行切割，以形成多个感测式半导体封装件。

【技术特征摘要】
1. 一种感测式半导体封装件的制法，包括提供一包含有多个感测芯片的晶圆，该晶圆及感测芯片具有相对的主动面及非主动面，该主动面上设有感测区及多个焊垫，以于相邻感测芯片主动面的焊垫间形成多个凹槽；对应该凹槽处形成金属块，并使该金属块电性连接至相邻感测芯片的焊垫；于该感测芯片上接置透光体以封盖该感测芯片的感测区；薄化该晶圆非主动面至该金属块，以使该金属块相对外露于该非主动面；于该晶圆非主动面形成一覆盖层，并使该覆盖层形成有外露出该金属块的开口；于该覆盖层上形成导电线路，并使该导电线路电性连接至该外露出该覆盖层开口的金属块；于该覆盖层及导电线路上形成一拒焊层，并使该拒焊层形成有外露该导电线路终端的开口，以供植设导电元件；以及沿各该感测芯片间进行切割，以形成多个感测式半导体封装件。2. 根据权利要求1所述的感测式半导体封装件的制法，其中，该 金属块的制法包括于该晶圆主动面及凹槽表面形成一导电层；于该导电层上覆盖一阻层，并使该阻层形成有对应该凹槽处的开于该阻层开口中电镀形成金属块，且使该金属块填充至该凹槽并 电性连接至相邻感测芯片主动面的焊垫；以及移除该阻层及其所覆盖的导电层，以于相邻感测芯片间形成多个 金属块。3. 根据权利要求2所述的感测式半导体封装件的制法，其中，该 导电层为焊块底部金属层，其材料为钛/铜/镍、钛化钩/金、铝/镍化 钒/铜、钛/镍化钒/铜、钛化钨/镍、钛/铜/铜、及钛/铜/铜/镍的其中 一者，并以溅镀及蒸镀的其中一方式形成于该晶圆主动面及凹槽表面。4. 根据权利要求1所述的感测式半导体封装件的制法，其中，该 金属块为约5 50U m的厚铜层。5. 根据权利要求1所述的感测式半导体封装件的制法，其中，该 透光体为玻璃，并通过一黏着层而黏置于该感测芯片周围，且未覆盖 至该感测芯片的感测区，以使该透光体封盖该感测芯片的感测区。6. 根据权利要求1所述的感测式半导体封装件的制法，其中，该 金属块于薄化后形成有一平坦的底面，且与该晶圆的非主动面齐平。7. 根据权利要求1所述的感测式半导体封装件的制法，其中，该 覆盖层的开口尺寸大于...

【专利技术属性】
技术研发人员：黄建屏，张正易，詹长岳，
申请(专利权)人：矽品精密工业股份有限公司，
类型：发明
国别省市：71[中国|台湾]