非易失性存储装置及其操作方法制造方法及图纸

本发明专利技术提供了一种非易失性存储装置及其操作方法。该非易失性存储装置包括以ＮＡＮＤ串设置在半导体基底上的存储晶体管。串选择晶体管设置在ＮＡＮＤ串的第一端，接地选择晶体管设置在ＮＡＮＤ串的第二端。位线在串选择晶体管的外部电连接到半导体基底，并连接到接地选择晶体管的栅电极。

【技术实现步骤摘要】

本专利技术涉及一种半导体装置，更具体地讲，涉及一种非易失性存储装置 及其操作方法。
技术介绍
传统的NAND型非易失性存储装置可包括布置成NAND串的存储晶体 管。在这样的布置中，字线可与NAND串交叉，并可连接到存储晶体管。在 该传统的NAND型非易失性存储装置中，将数据编程到设置在未被选择的 NAND串上的存储晶体管中是不期望的。传统的沟道升压会通过将升压电压施加到未被选择的NAND串的沟道 而降低施加到存储晶体管的编程电势。但是，升压电压还会损坏位于非易失 性存储装置最外面的存储晶体管。产生的损坏会降低操作可靠性。由栅致漏 极泄漏(GIDL, gate induced drain leakage )产生的热载流子也会干扰存储晶体 管。结果，存储晶体管的编程窗口和通过窗口 (pass window)会减小，且在 读取操作过程中会发生短沟道效应。
技术实现思路
示例实施例涉及半导体装置，例如，。 可以更可靠地操作，而无需利用沟道升压。根据至少一个示例实施例， 一种非易失性存储装置可以包括以NAND串 设置在半导体基底上的多个存储晶体管。串选择晶体管和接地选择晶体管可 设置在半导体基底中，并可位于NAND串的各个端。位线可以电连接到半导 体基底和接地选择晶体管的栅电极。根据至少 一 个示例实施例， 一 种非易失性存储装置可包括至少 一 个 NAND串结构。所述至少一个NAND串结构可包括NAND串、串选择晶体 管和接地选择晶体管。NAND串可包括布置在半导体基底上的多个存储晶体 管。串选择晶体管可设置在半导体基底上，并可位于NAND串的第一端。接地选择晶体管可设置在半导体基底上，并可位于NAND串的第二端。位线可电连接到半导体基底和接地选择晶体管的栅电极。根据至少一些示例实施例，位线可以连接到第一源极和漏极区，其中， 可以通过将杂质掺杂到位于串选择晶体管外部的半导体基底中来形成所述第 一源极和漏极区。第二源极和漏极区可被限定在半导体基底中并可位于多个 存储晶体管中的各个存储晶体管之间。可以通过由边缘场引起的电场效应来形成所述第二源极和漏极区。第二源极和漏极区还可^皮限定在NAND串和接 地选择晶体管之间。至少一个其他示例实施例提供了一种非易失性存储装置，该非易失性存 储装置包括位于半导体基底上的多条位线和多条字线。多个存储晶体管、多 个串选择晶体管和多个接地选择晶体管可结合到NAND阵列串结构中的多条 位线和多条字线。多条位线中的每条位线可以电连接到布置在多个串选择晶 体管外部的半导体基底，并可电连接到多个接地选择晶体管的每个栅电极。至少 一个其他示例实施例提供了 一种操作非易失性存储装置的方法，该 方法包括以下步骤通过截止串选择晶体管，并将操作电压施加到位线以导 通接地选择晶体管，来将数据存储在多个存储晶体管中的至少一个存储晶体 管上。根据至少一些示例实施例，该方法还可包括以下步骤通过导通串选择 晶体管，并将操作电压施加到所有位线以导通接地选择晶体管，来读取存储 在多个存储晶体管中的数据。可以通过将多个存储晶体管的控制栅电极中的 至少一个控制栅电极接地，并将擦除电压施加到半导体基底，来擦除存储在 多个存储晶体管中的数据。根据至少一些示例实施例，可以通过截止串选择晶体管，并将位线接地 以截止接地选择晶体管，来防止数据被存储在存储晶体管中。根据至少一个示例实施例， 一种操作非易失性存储装置的方法可包括以 下步骤通过截止串选择晶体管，并将操作电压施加到位线以导通接地选择 晶体管，来将数据存储在多个存储晶体管中的至少一个存储晶体管上。所述 多个存储晶体管可以在半导体基底上被布置成NAND串。NAND串可以是 NAND串结构的部分。串选择晶体管可以设置在半导体基底上，并可位于 NAND串的第一端，接地选择晶体管可以设置在半导体基底上，并可位于 NAND串的第二端，位线可以电连接到半导体基底和接地选择晶体管的栅电极。根据至少一个示例实施例， 一种操作非易失性存储装置的方法可包括以 下步骤当存储数据时，通过截止串选择晶体管，并将位线接地以截止接地 选择晶体管，来防止数据被存储在多个存储晶体管中的至少一个存储晶体管中。所述多个存储晶体管可以在半导体基底上被布置成NAND串。NAND串 可以是NAND串结构的部分。串选择晶体管可以设置在半导体基底上，并可 位于NAND串的第一端，接地选择晶体管可以设置在半导体基底上，并可位 于NAND串的第二端，位线可以电连接到半导体基底和接地选择晶体管的栅 电极。附图说明通过详细描述附图中示出的示例实施例，示例实施例将变得更加清楚， 在附图中图1是示出根据示例实施例的非易失性存储装置的电路图2是图1的非易失性存储装置的平面图3是沿着位线方向观察的图2的非易失性存储装置的剖视图4是示出图3的非易失性存储装置的操作特性的局部放大剖视图5是示出根据示例实施例的非易失性存储装置的编程特性的曲线图6是示出图3的示例非易失性存储装置的变化形式的剖视图7是示出根据另 一示例实施例的非易失性存储装置的电路图；图8是示出根据另 一示例实施例的非易失性存储装置的平面图9是示出从位线方向观察的图8的示例非易失性存储装置的剖视图10是示出根据另 一示例实施例的非易失性存储装置的电路图ll是示出图10的示例非易失性存储装置的编程的电路图12是示出图IO的示例非易失性存储装置的读取的电路图13是示出图IO的示例非易失性存储装置的擦除的电路图。具体实施例方式现在，将参照示出了本专利技术的一些示例实施例的附图来更充分地描述本 专利技术的各种示例实施例。在附图中，为了清晰起见，夸大了层和区域的厚度。 这里公开了本专利技术的详细的说明性的实施例。然而，这里公开的具体结构上和功能上的细节仅仅是代表性的，出于描述本专利技术的示例实施例的目的。 然而，本专利技术可以以许多可选的形式来实施，并不应被理解为仅限于这里阐 述的实施例。因此，尽管本专利技术的示例实施例能够具有各种修改和可替换的形式，但 是附图中通过示例的方式示出了示例实施例的实施例，并将在这里对这些实 施例进行详细的描述。然而，应该理解的是，没有意图将本专利技术的示例实施 例限制为公开的具体形式，而是相反，本专利技术的示例实施例意在覆盖落入本 专利技术的范围内的所有修改、等同物和替换物。在对附图的整个描述中，相同 的标号表示相同的元件。应该理解的是，虽然术语第一、第二等可以在这里用来描述不同的元件， 但是这些元件不应该受这些术语限制。这些术语仅是用来将一个元件与另一 元件区分开。例如，在不脱离本专利技术的示例实施例的范围的情况下，第一元 件可以被称为第二元件，类似地，第二元件可以被称为第一元件。如这里使 用的，术语和/或包括一个或多个相关所列项的任意组合和所有组合。应该理解的是，当元件被称为连接或结合到另一元件时，该元 件可以直接连接或直接结合到另一元件，或者可以存在中间元件。相反，当 元件被称为直接连接或直接结合到另一元件时，不存在中间元件。 用于描述元件之间的关系的其它词语(例如，在...之间与直接在...之间、 与…相邻与与…直接相邻等)应该按相似的方式来解释。这里使用的术语只是出于描述具体实施例的目的，而没有意图限制本发 明的示例实施例。如这里所使用的，除非上下文另外清楚地指出，否则单数本文档来自技高网...

【技术保护点】
一种非易失性存储装置，所述非易失性存储装置包括至少一个ＮＡＮＤ串结构，所述至少一个ＮＡＮＤ串结构包括：　　　　ＮＡＮＤ串，具有布置在半导体基底上的多个存储晶体管；　　　　串选择晶体管，设置在半导体基底上，位于所述ＮＡＮＤ串的第一端；　　　　接地选择晶体管，设置在半导体基底上，位于所述ＮＡＮＤ串的第二端；　　　　位线，电连接到半导体基底和接地选择晶体管的栅电极。

【技术特征摘要】
KR 2007-4-19 10-2007-00383871. 一种非易失性存储装置，所述非易失性存储装置包括至少一个NAND串结构，所述至少一个NAND串结构包括NAND串，具有布置在半导体基底上的多个存储晶体管；串选择晶体管，设置在半导体基底上，位于所述NAND串的第一端；接地选择晶体管，设置在半导体基底上，位于所述NAND串的第二端；位线，电连接到半导体基底和接地选择晶体管的栅电极。2、 如权利要求1所述的非易失性存储装置，其中，位线和接地选择晶体 管的栅电极通过半导体基底上的接触插塞电连接。3、 如权利要求1所述的非易失性存储装置，其中，位线连接到第一源极 和漏极区，所述第一源极和漏极区在半导体基底中设置在串选择晶体管的外 部。4、 如权利要求3所述的非易失性存储装置，还包括共源极线，所述共源 极线设置在接地选择晶体管的外部并电连接到设置在接地选择晶体管外部的 第一源极和漏极区，所述第一源极和漏极区设置在半导体基底中。5、 如权利要求1所述的非易失性存储装置，还包括共源极线，所述共源 极线设置在接地选择晶体管的外部并电连接到半导体基底。6、 如权利要求1所述的非易失性存储装置，其中，多个存储晶体管中的 每个存储晶体管包括形成在半导体基底上的电荷存储层和形成在电荷存储层 上的控制栅电极。7、 如权利要求1所述的非易失性存储装置，还包括第二源极和漏极区， 所述第二源极和漏极区被限定在半导体基底中并位于各个相邻的存储晶体管之间，通过由边缘场引起的电场效应来形成所述第二源极和漏极区。8、 如权利要求7所述的非易失性存储装置，其中，第二源极和漏极区还 被限定在所述NAND串和串选择晶体管之间。9、 如权利要求7所述的非易失性存储装置，其中，第二源极和漏极区还 被限定在所述NAND串和接地选择晶体管之间。10、 如权利要求7所述的非易失性存储装置，其中，第二源极和漏极区 在半导体基底中被限定在所述NAND串和串选择晶体管之间，并被限定在所 述NAND串和接地选4奪晶体管之间。11、 如权利要求1所述的非易失性存储装置，还包括块选择晶体管，所 述块选择晶体管设置在半导体基底上并位于串选择晶体管的外部。12、 如权利要求11所述的非易失性存储装置，其中，位线设置在块选择 晶体管的外部，并电连接到半导体基底。13、 一种非易失性存储装置，包括 多条位线和多条字线，位于半导体基底上；按照NAND串阵列结构布置的多个如权利要求1所述的NAND串结构， 其中，多条位线中的每条位线电连接到布置在多个串选t奪晶体管外部的半导体 基底，且电连接到多个接地选择晶体管的每个栅电极。14、 如权利要求13所述的非易失性存储装置，其中，多个接地选择晶体 管布置在多个NAND串上，且彼此电隔离。15、 如权利要求13所述的非易失性存储装置，其中，多条位线连接到第 一源极和漏极区，通过将杂质掺杂到位于多个串选择晶体管外部的半导体基 底中来形成所述第 一源极和漏极区。16、 如权利要求13所述的非易失性存储装置，其中，通过由边缘场引起 的电场效应来在存储晶体管的每个相邻对之间形成第二源极和漏极区。17、 如权利要求16所述的非易失性存储装置，其中，第二源极和漏极区 还被...

【专利技术属性】
技术研发人员：金元柱，朴允童，李承勋，金锡必，玄在雄，成政宪，李太熙，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]