半导体存储器阵列制造技术

一种半导体存储器件含有阵列的多个存储器单元，多条字线ＷＬ，多条位线ＢＬ，多个连接到字线上的字线驱动器１０，以及多个用来激励字线驱动器的行地址译码器２０。字线驱动器被安排在存储器单元阵列的相对两侧。本发明专利技术涉及于半导体存储器件中最优化布局的问题。（*该技术在2010年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体存储器阵列，并具体涉及其字线器件。因为已把较高组装密度的存储器单元引进半导体存储器件，存储器件电路的设计布局也随之而采用越来越小的尺寸。为解决由存储器单元的高密度组装所引起的各种问题，必须改进半导体存储器件及其操作以降低总功耗。为了在有限的面积内达到存储器件的更有效布局，必须重视在存储器件中元件的完备阵列。具体地说，因为具有较多存储器单元和较高组装密度的集成电路存储器件比存储器单元较少的集成电路存储器件含有更多的译码器，所以使在高组装密度存储器件中分立元件的布局变得困难。通常，在已知的半导体存储器件中，字线驱动器用来驱动由行地址译码器所选定的字线。在附图的附图说明图1中，示意性地示出在一种普通半导体存储器阵列中的字线驱动器。图1中所示出的存储器阵列包括多条位线BL0至BLk(每对位线连接到各自的读出放大器SA)，多条横过所述位线排列的字线WL1至WLn，多个排成行和列的存储器单元，以及多个字线驱动器1。每个字线驱动器和若干条字线相联。耦合到行地址译码器2的字线驱动器全部排列在存储器阵列的一侧。在下文称之为字线驱动器节距的、在平行于位线方向上每单位距离字线驱动本文档来自技高网...

【技术保护点】
一种包含多个存储器单元、多条字线和多个字线驱动器的半导体存储器阵列，所述字线驱动器被分成第一和第二套，其特征在于把所述第一套安排在所述存储器阵列的一侧，并把所述第二套安排在所述存储器阵列的另一侧上。

【技术特征摘要】
KR 1989-12-29 20104/891.一种包含多个存储器单元、多条字线和多个字线驱动器的半导体存储器阵列，所述字线驱动器被分成第一和第二套，其特征在于把所述第一套安排在所述存储器阵列的一侧，并把所述第二套安排在所述存储器阵列的另一侧上。2.按照权利要求1的半导体存储器阵列，其特征在于把每个字线驱动器连接到多条所述字线上。3.按照权利要求1或2的半导体存储器阵列，其特征在于所述字线驱动器数为2n，而与每个所述字线驱动器器相应的所述字线数为2K，此处n和k各为整数，n在于零且大于k。4.按照权利要求1、2或3的半导体存储器阵列，其特征在于所述第一套包含若干字线驱动器，其数目等于在所述第二套中所包含的字线驱动器数。5.按照权利要求1至4中任一项的半导体存储器阵列，其特征在于还含有至少...

【专利技术属性】
技术研发人员：赵秀仁，徐东一，闵东宣，金来，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]