半导体存储设备制造技术

一种高密度存储设备，通常包括多个排连接到多个字线、多个位线、和译码器。这种存储设备中各毗邻线之间的电容会引起不希望有的耦合干扰，从而将各信号引入歧途。一种旨在解决上述这些问题的存储设备，其存储单元阵列包括多个位线ＢＬ、多个字线ＷＬ和多个读出放大器ＳＡ。各字线每四个一组进行扭曲，使得各线在其整个长度上与其毗邻接线相隔一段距离，且系配置得使各线之间的耦合电容减小。各字线驱动器以这样的方式配置在阵列两边，使得存储设备的布局达到最佳情况。（*该技术在2010年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种半导体存储设备的字线，特别是，但不是唯独地，涉及半导体存储器阵列的一种布局方法。由于半导体存储设备的设计趋向于在微小芯片表面上采用越来越高的存储单元和存储器阵列的组装密度，因此半导体存储设备的存储单元和其它元件的操作日益受到这类高密度存储器阵列布局所引起的一些问题的影响。特别是，在具有多个存储单元、多个位线和多个字线的存储器阵列中，在各线之间引入较窄的间距就会在某一线有信号传输时在各线之间产生容性耦合。各线之间的容性耦合可能会达到线本身容性分量的两倍。一般说来，要增大半导体存储设备的存储容量需要增加字线的长度，缩小各字线之间的间距。但鉴于访问存储单元所需要的时间取决于所附字线的长度，因而不希望字线过长。因此在一般的存储器中，为补偿访问时间因字线长而引起的延迟，有时在各字线的多晶体上加一个金属层，使其有可能通过金属中的传导作用进行高速操作。但在各字线上加覆盖层会因金属伸出各字线外而使各线间的间距更窄，因而使各线间的容性耦合比未加覆盖层的各线更大。因此因各线的金属覆盖层之间的容性耦合传输而引起的干扰就附加到各线间的容性耦合而引起的干扰。由于这种各字线之间的容性耦合本文档来自技高网...

【技术保护点】
一种半导体存储设备，其特征在于，该存储设备具有一组通常彼此平行的信号线，且该信号线组的第一和第二长度之间形成有至少一个扭曲区，从而使信号线组的第一和第二信号线在整个所述第一长度上彼此毗邻配置，而在整个所述第二长度上彼此不毗邻配置。

【技术特征摘要】
KR 1989-12-29 20102/891.一种半导体存储设备，其特征在于，该存储设备具有一组通常彼此平行的信号线，且该信号线组的第一和第二长度之间形成有至少一个扭曲区，从而使信号线组的第一和第二信号线在整个所述第一长度上彼此毗邻配置，而在整个所述第二长度上彼此不毗邻配置；2.根据权利要求1所述的半导体存储设备，其特征在于，在第一和第二信号线之间在整个所述第二长度上插入有该信号线组的第三信号线。3.根据权利要求1或2所述的半导体存储设备，其特征在于，所述信号线组包括至少四个信号线。4.根据权利要求1、2或3所述的半导体存储设备，其特征在于...

【专利技术属性】
技术研发人员：闵东宣，赵秀仁，陈大济，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]