【技术实现步骤摘要】
本专利技术涉及一种半导体存储设备，特别是，但不是唯独地，涉及半导体存储设备的一种布局方法。由于半导体存储设备的设计趋向于在小芯片表面上采用越来越高的存储单元和存储器阵列的组装密度，因此半导体存储设备的存储单元和其它元件的操作日益受到这类高密度存储设备布局所引起的一些问题的影响。特别是，在具有多个存储单元、多个位线和多个字线的存储器阵列中，在各线之间引入较窄的间距就会在某一线上有信号传输时在各线之间产生容性耦合。各线之间的容性耦合可能会达到线本身固有的容性分量两倍的数量级。一般说来，要增大半导体存储设备的存储容量需要增加字线的长度，缩小各字线之间的间距。但鉴于访问存储单元所需要的时间取决于所附字线的长度，因而不希望字线过长。因此在一般的存储器中，为补偿访问时间因字线长而引起的延迟，有时在各字线的多晶体上加一个金属层，使其有可能通过金属中的传导作用进行高速操作。但在各字线上加覆盖层会因金属伸出各字线外而使各线间的间距更窄，因而使各线间的容性耦合比未加覆盖层的各线更大。因此通过各线的金属覆盖层之间的容性耦合传输的干扰就附加到通过各线间的容性耦合传输的干扰。由于这种...
【技术保护点】
一种半导体存储设备，其特征在于，该存储设备具有多个信号线驱动器和至少一个存储器阵列；所述存储器阵列具有多个存储单元和一组信号线，其中所述信号线的第一和第二长度之间形成有至少一个扭曲区，从而使信号线组的第一和第二信号线在整个所述第一长度上彼此毗邻配置，而在整个所述第二长度上彼此不毗邻配置；所述信号线驱动器分成两组，第一组配置在所述存储器阵列的一边，第二组配置在所述存储器阵列的另一边。
【技术特征摘要】
KR 1989-12-29 20108/891.一种半导体存储设备，其特征在于，该存储设备具有多个信号线驱动器和至少一个存储器阵列；所述存储器阵列具有多个存储单元和一组信号线，其中所述信号线的第一和第二长度之间形成有至少一个扭曲区，从而使信号线组的第一和第二信号线在整个所述第一长度上彼此毗邻配置，而在整个所述第二长度上彼此不毗邻配置；所述信号线驱动器分成两组，第一组配置在所述存储器阵列的一边，第二组配置在所述存储器阵列的另一边。2.根据权利要求1所述的半导体存储设备，其特征在于，在第一和第二信号线之间在整个所述第二长度上插入有该信号线组的第三信号线。3.根据权利要求1或2所述的半导体存储设备，其特征在于，所述各信号线通常在整个所述第一和/或第二长度上彼此相互平行地延伸。4.根据权利要求1、2或3所述的半导体存储设备，其特征在于，所述信号线组包括至少四个信号线。5.根据以上任一权利要求所述的半导体存储设备，其特征在于，整个所述第二长度上的各对毗邻信号线与整个所述第一长度上的各对毗邻信号线不同。6.根据以上任一权利要求所述的半导体存储设备，其特征在于，所述扭曲区在存储设备的搭接区。7.根据以上任一权利要求所述的半导体存储设备，其特征在于，所述信号线是字线。8.根据以上任一权利要求所述的半导体存储设备，其特征在于，所述第一长度在所述存储单元阵列的第一部分，所述第二长度在所述存储单元阵列的第二部分。9.根据以上任一权利要求所述的半导体存储设备，其特征在于，所述...
【专利技术属性】
技术研发人员：赵秀仁，徐东一，闵东宣，金来，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。