公开了用于闪存的可编程参考单元选择的系统、方法和计算机程序产品。示例性系统包含互联的单元阵列和灵活的解码器。阵列被配置成接收作为输入的选择信号、基于选择信号选择单元、以及基于所选择的单元提供输出。灵活的解码器被配置成接收输入、基于输入和互联的单元阵列的一个或多个特性来产生选择信号、以及向互联的单元阵列提供选择信号。
【技术实现步骤摘要】
【国外来华专利技术】【专利说明】背景领域本公开涉及非易失性存储器和参考单元选择。
技术介绍
在半导体生产过程、数字系统架构和无线基础架构等方面的进步导致了大量的电子产品，尤其是消费品，所述产品驱动对非易失性存储器的不断提高的性能和密度的需求。提高诸如闪存的非易失性存储器的性能和密度的一种方式是缩小在闪存中使用的浮栅晶体管的尺寸。公认的是，缩小浮栅晶体管的物理尺寸同时减小了浮栅自身的尺寸，并从而减小了可存储的电荷量。然而，该方法的一个缺点是这种系统更易于产生制造缺陷。通过在一种技术手段下确定的电场中将其电平或有效传导电流与已知参考电压或已知参考电流进行比较，在存储器阵列单元上实施存储器读取操作。参考电压或电流通常源于较小的参考阵列结构或取决于技术和设计倾向的固定电压源或电流源，其中，可用存储器单元构造较小的参考阵列结构。每个读取类型的操作可由存储器单元两端的不同电场定义，并可具有用于细调目的的其自身的参考源。存储器单元和参考单元都可能遭受相似的制造缺陷。按照惯例，针对给定的操作选择参考单元的方式是被生产商固定的。因此，传统的固定参考选择方案导致与制造有关的产量损失和在有效读取类型的操作中的不理想的参考效果。简单概述本文描述了用于灵活的/可编程的参考单元选择的系统、方法和计算机程序产品Ο在一个实施方式中，系统包含互联的单元阵列和灵活的解码器。互联的单元阵列被配置成接收作为输入的选择信号、基于选择信号选择单元、以及基于所选择的单元提供输出。灵活的解码器被配置成接收输入、基于输入和互联的单元阵列的一个或多个特性来产生选择信号、以及向互联的单元阵列提供选择信号。在另一个实施方式中，公开了调节灵活的参考阵列的方法。接收输入，并基于输入和所述互联的参考源的参考阵列的一个或多个特性来产生选择信号。向参考阵列提供选择信号，其中，参考阵列提供对应所述选择信号的参考电流或电压作为输出。针对多个输入，重复接收、产生和提供步骤，以确定输入与其各自的输出电流或电压之间的关系。改变选择信号的产生，从而改变多个输入与其各自的输出电流或电压之间的关系。下面参考附图详细描述本专利技术的其他特征和优点、以及本专利技术的各种实施例的结构和操作。应注意，本专利技术不限制于本文所描述的特定实施方式。只出于说明的目的在本文中提出了这些实施方式。基于本文中包含的教导，其他的实施方式对于相关领域的技术人员将变得明显。附图简述被并入本文且形成说明书的一部分的附图阐述了本专利技术的实施方式，并连同描述进一步地用来解释本专利技术的原理，并使得相关领域的技术人员能够制作并使用本专利技术的实施方式。图1示出了根据实施方式的可被用作存储器单元的浮栅场效应晶体管(FET)。图2示出了根据实施方式的编程操作，其中通过热电子注入将电子放置在浮栅上。图3示出了根据实施方式的擦除操作，其中通过电子隧道效应将电子从浮栅上去除。图4示出了根据实施方式的浮栅FET具有和不具有存储在其上的电荷时的典型电流-电压特性，。图5示出了根据实施方式的电路，所述电路用于通过将源极-漏极电流或电压跟参考电流或电压进行比较来测量浮栅FET的电荷状态。图6示出了根据实施方式的示例存储器阵列，其包括浮栅晶体管。图7示出了根据实施方式的示例参考阵列，其向比较器提供源参考电流和/或电压，以用于感知存储器阵列的元件的状态。图8示出了参考阵列的示例传统设计，参考阵列具有与特定操作模式有关的固定参考单元。图9示出了根据实施方式的具有期望的“理想”响应的参考单元的电流-电压关系Ο图10示出了根据实施方式的具有“非理想”响应的参考单元的电流-电压关系。图11示出了根据实施方式的系统，在其中实现了灵活的参考单元选择。图12示出了根据实施方式的通用系统的框图，在其中实现了灵活的参考单元选择。图13示出了根据实施方式针对参考单元选择的灵活的编程方法的使用。图14是示出根据实施方式的灵活的参考阵列的编程的一般方法的流程图。图15是示出根据实施方式的使用灵活的参考阵列来产生参考电流或电压的一般方法的流程图。图16是基于处理器的计算设备的框图，在该设备中可实现本专利技术的实施方式。根据下文做出的详细描述，同时结合附图，将更清楚本专利技术的特征和优点，附图中相似的参考字符始终标识对应的元件。附图中，相同的参考数字一般指示相同的、功能类似的、和/或结构类似的元件。由对应参考数字中的最左边的数来指示元件第一次出现在其中的附图。应理解，在附图中找到的任何其他的公开旨在是示例性的，而不是对附图中示出的和在以下说明书中描述的任何特征进行限制。详细描述该说明书公开了包含本专利技术的特征的一个或多个实施方式。所公开的实施方式仅仅举例证明本专利技术。本专利技术的范围不限制于所公开的实施方式。由附加到本文的权利要求定义本专利技术。所描述的实施方式和说明书中参考的“一个实施方式”、“实施方式”、“示例实施方式”等表示所描述的实施方式可包含特定特征、结构或特性，但不是每个实施方式都必须包含特定特征、结构或特性。而且，这些短语并不一定指的是同一个实施方式。而且，当将特定特征、结构或特性与实施方式相联系进行描述时，应理解，不管有没有具体描述，这些特征、结构或特性与其他实施方式相联系而实现，其都将落入本领域的技术人员的知识范围之内。本文描述的示例性实施方式是出于说明目的，而不是用于限制。其他示例性实施方式是可能的，并且可在本专利技术的精神和范围之内对示例性实施方式进行修改。因此，详细描述并不旨在限制本专利技术。相反，只根据以下权利要求及其等价形式来定义本专利技术的范围。示例性实施方式的以下详细描述将如此完整地揭示本专利技术的一般性质，从而使其他人可以通过应用相关领域的技术人员的知识，在无需过度实验和不脱离本专利技术的精神和范围的情况下，容易地修改这些示例性实施方式和/或使其适应于各种应用。因此，这些调整和修改旨在落入基于本文中提出的教导和引导的示例性实施方式的意义和多个等价实施方式之内。应理解，本文中的措辞和术语是出于说明的而不是出于限制的目的，从而使本说明书的措辞或术语将由相关领域的技术人员根据本文中的教导来诠释。图1示出在诸如闪存的非易失存储器阵列中使用的说明性的η沟道浮栅场效应晶体管100的横截面表示。衬底102通常是但不限于是硅片，其中形成了一对源极/漏极(S/D)区104、106。横向布置于源极104和漏极106之间的衬底102的部分在本文中被称为沟道区103。如在图1中可看到的，将源极104和漏极106与叠层配准，叠层包含栅极介电层108、浮栅110、介电层112和控制栅114。栅极介电层108将浮栅110与沟道区103电隔离，而介电层112将浮栅110与控制栅114电隔离。出于说明的目的，在描述浮栅晶体管100的操作时，指定S/D端104为源极端104，并指定S/D端106为漏极端106。可通过增加或减少浮栅110上存储的电荷量来修改浮栅晶体管100的门限电压。通常通过热电子注入将电子放置在浮栅上，并且通过隧道效应将电子从浮栅上去除。按照惯例，去除电子被称之为擦除，而增加电子被称之为编程。本领域的技术人员将认识到图1仅仅是说明性的，并且实现所示浮栅晶体管的功能的其他设备结构是可能的。以示例而不是限制的方式，控制栅可环绕浮栅的垂直面，两个栅极被介电材料隔开。以其他示例而不是限制的方式，介电层112和控制栅114本文档来自技高网...
【技术保护点】
一种系统，包括：互联的单元阵列，所述互联的单元阵列被配置成：接收作为输入的选择信号；基于所述选择信号选择单元；以及基于所选择的单元提供输出；以及灵活的解码器，所述灵活的解码器被配置成：接收输入；基于所述输入和所述互联的单元阵列的一个或多个特性来产生选择信号；以及向所述互联的单元阵列提供所述选择信号。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：M·阿赫特，E·宾博加，哈利·郭，
申请(专利权)人：赛普拉斯半导体公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。