【技术实现步骤摘要】
本专利技术涉及对行链预充电的半导体存储器装置，特别涉及对行链自动预充电的同步半导体存储器装置。已经开发出的具有高速操作能力的同步半导体存储器装置，它能够对应从外部提供的具有恒定周期的系统时钟(或同步时钟)执行选取数据一切所需的操作。由于模式设置寄存器的使用，这样，同步半导体存储器设置了各种测定等待时间和脉冲长度的操作模式。在半导体存储器装置中，如果完成了一行的读或写，必须对启动行链预充电以便完成下一行的读或写操作。如附图说明图1所示，在常规的半导体存储器装置中，在一行启动后，只有当施加来自外部预充电命令时，行链才被预充电。在对应系统时钟操作和根据测定脉冲串长度和等待时间信息执行读/写操作的同步半导体存储器装置中，如果响应如上所述的来自外部的预充电命令执行对行链的预充电操作，其缺点是对行链预充电的适当时间点会强行检测，并难以实行有效的(例如，电能消耗减小)预充电操作。因而，本专利技术的目的是提供一种能够在其内部对行链自动预充电的同步半导体存储器装置。本专利技术的另一个目的是提供一种具有可靠地对行链预充电功能的同步半导体存储器装置。为完成上述目的，根据本专利技术...
【技术保护点】
使用行和列地址选通信号并具有由许多存储单元组成的许多存储体半导体存储器装置，所述的半导体存储器装置包括： 信号发生装置，在存储体地址操作完成后，响应对应行和列地址选通信号的信号，产生对一个存储体自动预充电的信号。
【技术特征摘要】
KR 1994-3-3 4125/941.使用行和列地址选通信号并具有由许多存储单元组成的许多存储体半导体存储器装置，所述的半导体存储器装置包括信号发生装置，在存储体地址操作完成后，响应对应行和列地址选通信号的信号，产生对一个存储体自动预充电的信号。2.半导体存储器装置具有许多存储体，行地址选通信号缓冲器，列地址信号缓冲器和列地址发生器，并与具有预定频率的系统时钟相关的脉冲串长度和等待时间信息响应执行数据存取操作，所述的半导体存储器装置包括；信号发生装置，在存储体地址操作完成后，响应所述地址选通信号产生对一个存储体自动预充电的信号、信号具有所述脉冲串长度和等待时间信息。3.半导体存储器装置具有包括许多存储单元的许多存储体，产生驱动行关联控制电路的行主时钟的电路，该行关联控制电路包含一个存储体，响应从外部施加的行地址选通信号和存储体选择信号，并与具有预定频率的系统时钟相关的脉冲长度和等待时间信息响应，执行数据存取操作，所述半导体存储器装置包括电路信号供给装置，完成一个存储体的地址操作后，响应行地址选通信号，电路产生列地址时钟，信号具有脉冲串长度的等待时间信息。4.半导体存储器装置具有包括许多存储单元的许多存储体；产生驱动行关联控制电路的行主时钟的电路，该行关联控制电路包含在一个存储体中，响应从...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。