【技术实现步骤摘要】
本专利技术涉及非易失性存储器件和用于操作它们的方法。更具体地，它涉及能够通过改变页缓冲器(page buffer)的操作来缩短回拷(copy-back)编程时间的NAND型快闪存储器件、以及用于操作页缓冲器的方法。
技术介绍
近来，对于不需要周期性刷新操作并且可以被电编程和擦除的半导体存储器件存在日益增加的需求。编程操作将数据写入到存储单元中。为了实现半导体存储器件的高集成度，NAND型快闪存储器件具有共享公共连接的多个存储单元。换句话说，相邻的单元彼此共享漏极和源极。不同于NOR型快闪存储单元，NAND型快闪存储单元能够依次读出信息。NAND型快闪存储器件采用页缓冲器，以便在短时间内存储大量信息、或读出所存储的数据。页缓冲器从I/O(输入/输出)焊盘(PAD)接收大量数据，以便将数据提供给存储单元，或将数据存储在存储单元中以输出它。通常，页缓冲器由单个寄存器构成，以便暂时存储数据。近来，为了提高在对大量数据编程时的编程速度，已引入了具有双寄存器的NAND型快闪存储器件。回拷编程操作是指利用页缓冲器来将存储在有缺陷的单元中的数据传送到正常单元。图1是图解传统的...
【技术保护点】
一种非易失性存储器件，包括：存储单元阵列，包括存储单元，每个存储单元在字线和位线的交叉点处定义；和页缓冲器，经由读出线耦接到存储单元阵列，其中，页缓冲器包括：第一锁存单元，其包括第一锁存电路并耦接到读出线，第 一锁存单元被配置为：在回拷编程操作期间被激活以便读取存储在第一存储单元中的数据，并将该数据重新编程到与第一存储单元不同的第二存储单元中；以及第二锁存单元，其包括第二锁存电路并耦接到读出线，第二锁存单元被配置为不在回拷操作期间被激活， 而在编程、读取和验证操作期间被激活，第二锁存单元被配置为在编...
【技术特征摘要】
KR 2005-2-17 13021/051.一种非易失性存储器件，包括存储单元阵列，包括存储单元，每个存储单元在字线和位线的交叉点处定义；和页缓冲器，经由读出线耦接到存储单元阵列，其中，页缓冲器包括第一锁存单元，其包括第一锁存电路并耦接到读出线，第一锁存单元被配置为在回拷编程操作期间被激活以便读取存储在第一存储单元中的数据，并将该数据重新编程到与第一存储单元不同的第二存储单元中；以及第二锁存单元，其包括第二锁存电路并耦接到读出线，第二锁存单元被配置为不在回拷操作期间被激活，而在编程、读取和验证操作期间被激活，第二锁存单元被配置为在编程操作期间接收要在存储单元中编程的数据并存储该数据，第二锁存单元被配置为在读取和验证操作期间读取在存储单元中编程的数据，并存储所读取的数据。2.如权利要求1所述的非易失性存储器件，其中，第一锁存单元在回拷操作期间经由从多条位线中选择的位线来读取存储在第一存储单元中的数据，并且通过使存储的数据反相、并将反相后的数据传送到所选位线而在第二存储单元中将所读取的数据重新编程。3.如权利要求1所述的非易失性存储器件，其中，第一锁存单元的第一锁存电路被配置为在回拷操作期间读取存储在第一存储单元中的数据；其中，第一锁存单元还包括第一放电单元，其被配置为如果读出线处于预充电状态，则将第一锁存电路的第一节点放电；第一反相单元，其被配置为使第一锁存电路的第二节点的数据反相；以及第一传送单元，其被配置为将从反相单元输出的数据传送到第二存储单元。4.如权利要求1所述的非易失性存储器件，其中，第二锁存单元的第二锁存电路被配置为在读取和验证操作期间，存储从给定存储单元读取的数据，或者在编程操作期间，将经由数据线接收的数据编程到给定存储单元中；其中，第二锁存单元还包括第二放电单元，其被配置为在读取操作期间，如果读出线处于预充电状态，则将第二锁存电路的第三节点放电；第二反相单元，其被配置为在编程或读取操作期间，使第二锁存电路的第二节点的数据反相；第一开关，其被配置为在编程操作期间，读取由第二反相单元从数据线接收的数据；第二开关，其被配置为在编程操作期间，将第二反相单元的反相后的数据传送到从多条位线...
【专利技术属性】
技术研发人员：车载元，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。