用于操作非易失性存储器件的页缓冲器的方法技术

用于操作非易失性存储器件的页缓冲器的方法减少了在锁存器之间传送数据时的错误，并缩短了回拷编程时间。使用在页缓冲器中包括的若干锁存电路中的一个来进行回拷编程。该方法在回拷编程操作中激活第一锁存电路而去激活第二锁存电路，并在编程、读取和验证操作中激活第一和第二锁存电路。

【技术实现步骤摘要】

此专利涉及用于操作非易失性存储器件中的页缓冲器(page buffer)的方法，并且更具体地，涉及一种用于操作NAND(与非)快闪存储器件的页缓冲器的方法。本专利技术的方法缩短了回拷(copy-back)编程时间。
技术介绍
可利用用于在预定周期内恢复数据的刷新功能来电编程和擦除的半导体存储期间被广泛使用。这里，编程是指将数据写入存储单元的操作。已经开发了具有各自由多个存储单元组成的串的NAND快闪存储器件，所述多个存储单元为了存储器件的高度集成化而被串联连接(即，由相邻的存储单元共享漏极或源极的结构)。不同于NOR(或非)快闪存储器件，NAND快闪存储器件是被配置为依次读出信息的多种存储器件。NAND快闪存储器件采用页缓冲器来将大量数据存储到存储单元中、或者从存储单元读出信息。页缓冲器通过输入/输出焊盘(pad)来接收大量数据，并随后将该数据提供给存储单元，或者在存储存储单元的数据之后输出数据。尽管通常由单个寄存器构成页缓冲器以暂时存储数据，但近来的NAND快闪存储器件采用双寄存器用于页缓冲器，以便提高在对大量数据编程时的编程速度。当存储单元有缺陷时，可能需要回拷功能，从而利用本文档来自技高网...

【技术保护点】
一种用于操作非易失性存储器件中的页缓冲器的方法，所述非易失性存储器件包括：存储单元阵列，由布置在字线和位线的交叉点处的存储单元组成；多个页缓冲器，通过读出线连接到存储单元阵列，并且每个页缓冲器具有第一和第二锁存电路，该方法包括：在回 拷编程操作期间，去激活每个页缓冲器中的第二锁存电路、而不是第一锁存电路；以及在编程、读取和验证操作期间，激活第一和第二锁存电路。

【技术特征摘要】
KR 2005-2-17 13029/051.一种用于操作非易失性存储器件中的页缓冲器的方法，所述非易失性存储器件包括存储单元阵列，由布置在字线和位线的交叉点处的存储单元组成；多个页缓冲器，通过读出线连接到存储单元阵列，并且每个页缓冲器具有第一和第二锁存电路，该方法包括在回拷编程操作期间，去激活每个页缓冲器中的第二锁存电路、而不是第一锁存电路；以及在编程、读取和验证操作期间，激活第一和第二锁存电路。2.如权利要求1所述的方法，其中，通过以下步骤来进行回拷编程操作通过位线中的所选位线和读出线来读取已在存储单元中的有缺陷的存储单元中被编程的数据比特，并将所读取的数据比特存储到第一锁存电路中；以及将数据比特从第一锁存电路的第一节点传送到所选位线，并将该数据比特重新编程到存储单元中的正常存储单元中。3.如权利要求2所述的方法，其中，读取和存储包括在回拷编程操作期间，向读出线预充电；通过检测读出线上的预充电或放电状态，读出有缺陷的存储单元的数据比特；以及将所读取的数据比特存储到第一锁存电路中。4.如权利要求2所述的方法，其中，重新编程包括利用连接在...

【专利技术属性】
技术研发人员：朱基锡，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]