具有一致编程速度的非易失性存储设备制造技术

本发明专利技术提供一种具有一单元串结构的闪存设备。根据本发明专利技术，将连接至一第一字线的第一组存储器单元及连接至一最后字线的第二组存储器单元的大小形成为大于分别连接至除该第一及该最后字线之外的剩余字线的第三组存储器单元的大小。因此，可改善该第一及该第二组存储器单元的编程速度。

【技术实现步骤摘要】

本专利技术涉及闪存设备，并且更具体地，涉及具有一致编程速度的与非(NAND)型闪存设备。
技术介绍
闪存是一种非易失性存储器，其可在断电时维护数据且可被电编程及擦除。其并不需要以预定循环重写数据的刷新功能。在此情况下，术语″编程″指将数据写入存储器单元中的操作，而术语″擦除″指将数据从存储器中擦除的操作。此闪存设备可根据单元的结构及操作条件而被主要分为或非(NOR)型及与非(NAND)型。在NOR型闪存中，每一存储器单元晶体管的源极连接至一接地端(VSS)，且在一预定地址可执行编程及擦除。NOR型闪存经常用于需要高速操作的领域。另一方面，在NAND型闪存中，将多个存储器单元晶体管串联连接以形成一串，且将一串连接至源极及漏极。NAND型闪存通常用于诸如高集成数据保存能力(high-integration data retention)的领域。图1为示出一公共NAND型闪存设备的单位单元串的结构的布置图。参看图1，该NAND型闪存设备的一单位单元串包括一连接至一公共源极线(未示出)的源极选择晶体管SST、一连接至一位线(未示出)的漏极选择晶体管DST及串联连接于源极选择晶体管SST与本文档来自技高网...

【技术保护点】
一种非易失性存储设备，其包含：一耦接至一位线的第一选择晶体管；一耦接至一公共源极线的第二选择晶体管；以及多个存储器单元，其串联并以阵列形式耦接于该第一选择晶体管与该第二选择晶体管之间，每一存储器单元耦接至一字线，所述多个存储器单元定义一提供于该阵列的一端上并具有一第一存储器单元大小的第一存储器单元、一提供于该阵列的一相对端并具有一第二存储器单元大小的最后存储器单元、以及提供于该第一与该最后存储器单元之间的剩余存储器单元，每一所述剩余存储器单元具有一第三存储器单元大小，其中该第一及该第二存储器单元大小皆大于该第三存储器单元大小。

【技术特征摘要】
KR 2005-5-3 37096/051.一种非易失性存储设备，其包含一耦接至一位线的第一选择晶体管；一耦接至一公共源极线的第二选择晶体管；以及多个存储器单元，其串联并以阵列形式耦接于该第一选择晶体管与该第二选择晶体管之间，每一存储器单元耦接至一字线，所述多个存储器单元定义一提供于该阵列的一端上并具有一第一存储器单元大小的第一存储器单元、一提供于该阵列的一相对端并具有一第二存储器单元大小的最后存储器单元、以及提供于该第一与该最后存储器单元之间的剩余存储器单元，每一所述剩余存储器单元具有一第三存储器单元大小，其中该第一及该第二存储器单元大小皆大于该第三存储器单元大小。2.如权利要求1所述的非易失性存储设备，其中该第一存储器单元大小比该第三存储器大小大至少10％，且该第二存储器大小比该第三存储器大小大至少12％。3.如权利要求1所述的非易失性存储设备，其中该第一存储器单元邻近于该第二选择晶体管，且该第二存储器单元邻近于该第一选择晶体管。4.如权利要求1所述的非易失性存储设备，其中该第一存储器单元邻近于该第一选择晶体管，且该第二存储器单元邻近于该第二选择晶体管。5.如权利要求1所述的非易失性存储设备，其中该多个存储器单元为一多电平单元。6.如权利要求1所述的非易失性存储设备，其中该第一存储器单元大小比该第三存储器单元大小大至少10％，且该第二存储器单元大小比该第三存储器单元大小大至少12％，从而增加与第一及最后存储器单元相关联的临界电压，以改善所述存储...

【专利技术属性】
技术研发人员：朴熙植，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[]