半导体器件制造技术

技术编号:3081985 阅读:188 留言:0更新日期:2012-04-11 18:40
本发明专利技术提供一种半导体器件,能够实现可靠性高的半导体器件。该半导体器件,设有多端口RAM等存储电路MEM和进行MEM的各端口PO[A]、PO[B]的测试的BIST电路(BIST[A]、[B]),与PO[A]、PO[B]对应地设置PNT0[A]~PNT3[A]、PNT0[B]~PNT3[B]。BIST[A]、BIST[B]将MEM分成多个段SEG0~SEG3来进行管理,PNT0[A]~PNT3[A]、PNT0[B]~PNT3[B]与该SEG0~SEG3对应地进行设置。例如,BIST[A]访问SEG0时在PNT0[A]写入“1”,BIST[B]通过参照该PNT0[A]的值能够避开对SEG0的访问。因此,各端口能够执行非同步的复杂的测试图形。

【技术实现步骤摘要】

本专利技术涉及半导体器件,尤其涉及有效地应用于安装有对多端口RAM的BIST (Built In Self Test:内建自测试)电路的半导体器件的 技术。
技术介绍
例如,在专利文献1中记载有对2端口存储器设置有2组定时 (timing)信号发生器和图形(pattern)发生器的2端口存储器测试 用图形发生器。根据该结构,作为进行例如地址0~ 11的测试的单元, 首先一组定时信号发生器和图形发生器对端口 A进行地址O- 11的写 动作。此时,当作为中途的地址5结束时从一组对另一组产生起始信 号,另一组接收该起始信号后对端口 B进行地址0~5的读动作。由 此,能够分别用不同的时钟频率同时进行对端口 A的地址6~ 11的写 动作、和对端口 B的地址0~5的读动作,能够实现非同步的测试。专利文献1:日本特开昭64-59173号公报
技术实现思路
例如,在多端口RAM中,通常禁止多个端口在同一时刻对同一 存储单元(地址)进行访问(读出、写入)。这是因为,当地址冲突 时将产生不能进行写入和读出、或它们的动作速度緩慢等这样的问 题。因此,通常不仅在实际动作时,在使用了 BIST电路的测试时也 需本文档来自技高网...

【技术保护点】
一种半导体器件,其特征在于,包括:    存储电路,包含存储阵列、和能够分别以不同的频率访问上述存储阵列的多个端口;    测试电路,将上述存储阵列的地址空间虚拟地分割为多个段进行管理,通过以各段为单位访问上述存储阵列来进行上述存储电路的测试;以及    指针,表示上述测试电路经由上述多个端口中的哪个端口正在访问上述多个段中的哪个段,    上述测试电路通过参照上述指针,一边进行控制使得不会从上述多个端口同时访问上述多个段中的一个段,一边进行上述存储电路的测试。

【技术特征摘要】
JP 2006-7-28 206077/20061.一种半导体器件,其特征在于,包括存储电路,包含存储阵列、和能够分别以不同的频率访问上述存储阵列的多个端口;测试电路,将上述存储阵列的地址空间虚拟地分割为多个段进行管理,通过以各段为单位访问上述存储阵列来进行上述存储电路的测试;以及指针,表示上述测试电路经由上述多个端口中的哪个端口正在访问上述多个段中的哪个段,上述测试电路通过参照上述指针,一边进行控制使得不会从上述多个端口同时访问上述多个段中的一个段,一边进行上述存储电路的测试。2. 根据权利要求1所述的半导体器件,其特征在于 上述指针是至少由与上述多个端口的数量和上述多个段的数量相应的位数构成的寄存器,上述测试电路在经由上述多个端口中的任意一个访问上述多个 段中的任意 一 个时和结束该访问时,对上述寄存器中的与该端口和与 该、投对应的位进4于写入。3. 根据权利要求1所述的半导体器件,其特征在于 上述存储电路,具有与上述多个端口中的每一个对应的分层结构的地址译码器,上述指针,通过锁存对上述分层结构的地址译码器中的任意一层 的地址译码器的激活信号来实现。4. 根据权利要求1所述的半导体器件,其特征在于上述测试电路通过参照上述指针,在识别出要经由作为上述多个 端口中的任意一个的第一端口访问的第一段、和在上述第一段之后要 经由上述第 一 端口访问的第二段的任意 一 个都没有被上述第 一 端口 以外的端口所访问的情况下,从上述第 一端口对上述第 一段进行访 问。5. 根据权利要求1所述的半导体器件,其特征在于上述测试电路通过参照上述指针,在从作为上述多个端口之一的 第 一端口正在访问作为上述多个段之一的第 一段的状态下,当识别出 从上述第 一端口以外的第二端口对上述第 一段发生了访问请求时,使 上述第二端口对上述第 一 段的访问暂时等待,然后,通过参照上述指针,当识别出上述第一端口对上述第一段 的访问结束时,重新开始上述暂时等待的访问。6. —种半导体器件,其特征在于,包括存储电路,包含存储阵列、以第一时钟频率对上述存储阵列进行 访问的第 一端口 、以及以第二时钟频率对上述存储阵列进行访问的第 二端口 ;第 一 测试电路,将上述存储阵列的地址空间虚拟地分割为多个段 进行管理,通过从上述第一端口以各段为单位进行访问来进行上述存 储电路的测试;第二测试电路,通过从上述第二端口以上述各段为单位进行访问 来进行上述存储电路的测试;第一指针,表示上述第一测试电路正在访问上述多个段中的哪个 段;以及第二指针,表示上述第二测试电路正在访问上述多个段中的哪个段,上述第一测试电路通过参照上述第二指针,在上述第二测试电路 正在访问自己要访问的段时避开对该段的访问,上述第二测试电路通过参照上述第一指针,在上述第一测试电路 正在访问自己要访问的段时避开对该段的访问。7. 根据权利要求6所述的半导体器件,其特征在于 上述第一指针是至少由与上述多个段的数量相应的位数构成的第一寄存器,上述第二指针是至少由与上述多个段的数量相...

【专利技术属性】
技术研发人员:林秀树芹泽充男
申请(专利权)人:日立超大规模集成电路系统株式会社
类型:发明
国别省市:JP[日本]

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1