半导体存储装置包括具有用于存储数据的多个存储单元的存储层，以及至少一个用于记录是否存储单元是有缺陷的状态信息的位寄存层。该存储层可以是纳米级存储器件，比如分子存储器、碳纳米管存储器、原子存储器、单电子存储器、或由自下而上的化学方法制备的存储器等。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种半导体存储装置，且更具体地，涉及具有用于记录存储 单元存储数据是在良好状态还是不良状态的信息的位寄存层的半导体存储装置。
技术介绍
在半导体存储装置中，如果即使一个单元发现是有缺陷的，该半导体存 储装置就不能正常执行其功能且其被视为有缺陷的。即使缺陷发生的几率 低，有缺陷的存储单元确实会发生并降低成品率。然而，该有缺陷的单元可 以用辅助存储单元替换，该辅助存储单元事先制备在半导体存储装置内部， 从而提高了成品率。由此，为了修复有缺陷的单元提供了冗余电路，该有缺 陷的单元在半导体存储装置的制备期间产生。然而，当采用冗余电路时，芯片的面积增加了且对修复缺陷必要的测试的数目增加了。因此，冗余电路不常用在大规模集成电路(LSI)中。由于 芯片的面积相对于LSI器件的面积增加，在从64K到256K的动态随机存取 存储器(DRAM)中已经采用了冗余电路。更具体地，半导体存储装置的冗余电路是用于制备无缺陷的半导体存储 装置的电路，制备无缺陷的半导体存储装置通过以下步骤除了半导体存储 装置的单元(例如，nxn单元)进一步形成补充单元(例如，(n + m) x (n + m，)-nxn)(这里，m和m，代表冗余单元的数目)；分析是否存在 有缺陷的存储单元；断开包括一个或多个有缺陷的单元的行或列；并且连接 到冗余单元，由此提供nxn单元。将参照附图解释这种冗余电路的效率。图1至3说明了根据各种冗余单元尺寸的缺陷位的产生率，nxn存储块 的成品率。在图1中，Y轴指示存储快的成品率，且X轴指示缺陷位的产生率。图1中的曲线图示了根据对应于存储块的冗余单元尺寸(m; m=l、 2、 4…)， 缺陷位的产生率与16 x 16存储块的成品率的关系。如图所示，在恒定的缺陷位的产生率下，存储块的成品率随着冗余单元 的数目的增加而增加。例如，当缺陷位的产生率是0.01 ( 1% )且冗余单元 m的数目是l时，存储块的成品率约为0.6 (60% )。在相同的缺陷位的产 生率下，当冗余单元尺寸m是2时，存储块的成品率约为0.95 (95% )。也 就是，当缺陷位的产生率是0.01且冗余单元尺寸m是4或更多时，存储块 的成品率是1。图2和3的描述类似于图1的描述。如图3所示，为了制备nxn- 1024 x 1024的存储块，即使冗余单元尺 寸是2048 x2048,换言之，半导体存储装置以要制备的存储器件期望尺寸的 九倍的尺寸制备，在约0.3%或更高的缺陷位的产生率下，存储块的成品率 是0。也就是，在纳米级存储器件中(例如，分子存储器、碳纳米管存储器、 原子存储器、单电子存储器、且更具体地，由自下而上的化学方法(chemical bottom-up method )制备的存储器)，在其中缺陷位的产生率将难于降低至 几个百分比或更低(例如，1%)，使用上述的冗余单元修复有缺陷的单元 的方法将不再有效。纳米级存储器件是使用纳米技术制备的存储器件，该纳米技术比如是能 够以纳米即0.000000001米的单位控制(例如,到直接控制分子的水平)的 亚微米技术。纳米级存储器件可以称为纳米器件或纳米存储器件。在美国专 利第6,936,233号和第6,750,471号中公开了纳米级存储器件的实例。为了克服使用冗余单元修复有缺陷的单元的存储器设计方法的缺陷，可 以采用形成分离的存储层并且记录存储层中有缺陷的存储单元的信息的方 法，该存储层类似于硬盘驱动器的文件分配表(FAT)的结构。然而，该方 法也可以引起如图4所示根据块的尺寸的存储块的成品率问题。图4是图示当nxn尺寸的半导体存储装置视为块单元时存储块的成品 率的实例。如图4所示，随着块的尺寸增加，存储块的成品率快速降低。例 如，当存储块的尺寸为16x16 (n= 16)，且缺陷位的产生率是5E-3 (0.5 % )时，存储块的成品率没有达到0.4 (40% )。这意味着存储块的面积是没有缺陷位发生时的两倍大，且如果块尺寸进一步增加，这就引起需要的面 积快速增加的问题。
技术实现思路
本专利技术涉及具有多个用于储存数据的存储单元的半导体存储装置。 在一个实施例中，半导体存储装置包括至少一个用于记录存储单元的状态信息的位寄存层。例如，该位寄存层可以包括多个位寄存器，每个对应于一个存储单元。在一个实施例中，每个位寄存器配置为记录状态信息，该状态信息指示 相应的存储单元是否是有缺陷的。位寄存器可以是一次可编程存储器。例如，该位寄存器可以具有熔丝或反熔丝(anti-fUse)结构。在另一个实施例中，半导体存储装置包括第一和第二位寄存层，且该第 一和第二位寄存层中的每个都配置为记录存储单元的状态信息。在一个实施例中，存储层是分子存储器、碳纳米管存储器、原子存储器 和单电子存储器之一。本专利技术也涉及获取具有多个存储单元的半导体存储装置的方法。该方法的一个实施例包括，读出记录在与记录单元相关联的位寄存器中 的状态信息，并基于该状态信息存取该存储单元。该状态信息可以显示存储 单元是否有缺陷，且如果状态信息显示存储单元是有缺陷的则存取步骤不会 存取该存储单元。在一个实施例中，存取步骤包括基于状态信息从存储单元读出数据。在 另 一个实施例中，存取步骤包括基于状态信息写入数据到存储单元。此外，在一个实施例中，读出步骤读出记录在与该存储单元相关联的多 于一个的位寄存器中的状态信息，且如果从每个相关联的位寄存器读出的状 态信息都显示该存储单元无缺陷则存取步骤存取该存储单元。在另 一个实施例中，如果从至少一个相关联的位寄存器读出的状态信息 显示存储单元无缺陷，则存取步骤存取该存储单元。在又一个实施例中，如果从至少一个相关联的位寄存器读出的状态信息 显示存储单元有缺陷，则存储步骤不存取该存储单元。该方法的实施例也包括测试每个存储单元是否是有缺陷的，并基于测试 结果在位寄存器中记录状态信息。附图说明本专利技术的上述和其它特征及优点将通过参照附图详细描述其示范性实施例而对于本领域的技术人员变得更加清晰，在附图中图1至3是示出根据具有不同单元尺寸和冗余电路的存储器件的缺陷位 产生率的存储块成品率的图；图4是示出当将n x n尺寸的半导体存储装置视为块单元时存储块成品 率的实例的图；图5A是部分地示出根据本专利技术的实施例具有位寄存层的半导体存储装置的结构的示意图；图5B和5C是示出图5A的位寄存层的示意性透视图；图6是示出根据图5A的半导体存储装置的位寄存层中有效位的总存储位成品率的图；图7和8是示出图5B的位寄存层中位寄存器的实例的示意性透视图； 图9A是部分地示出根据本专利技术另 一个实施例具有位寄存层的半导体存储装置的结构的示意图；图9B和9C是示出图9A的位寄存层单元的示意性透视图；图IO是示出根据图9A的半导体存储装置的位寄存层中有效位的总存储位成品率的图；以及图11至13是示出根据本专利技术的实施例驱动半导体存储装置的方法的流程图。具体实施方式现在将参照附图描述本专利技术，在附图中示出了本专利技术的示范性实施例。 然而，本专利技术不应该视为仅限于这里阐述的实施例。而是，将这些实施例展 现为教导实例。在附图中，相同的附图标记代表相同的元件。图5A部分地示出了根据本专利技术的实施例具有位存储层的半导体存储装 置的结构，且图5B是示出图5A的位寄存层本文档来自技高网...
【技术保护点】
一种半导体存储装置，具有多个用于存储数据的存储单元，该半导体存储装置包括： 至少一个用于记录关于该存储单元的状态信息的位寄存层。
【技术特征摘要】
【国外来华专利技术】KR 2005-9-16 10-2005-0086689;US 2006-3-2 11/365,581.一种半导体存储装置，具有多个用于存储数据的存储单元，该半导体存储装置包括至少一个用于记录关于该存储单元的状态信息的位寄存层。2. 如权利要求1所述的半导体存储装置，其中该位寄存层包括多个位寄 存器，每个位寄存器对应于该存储单元中的一个。3. 如权利要求2所述的半导体存储装置，其中每个位寄存器配置为记录 状态信息，该状态信息显示对应的存储单元是否是有缺陷的。4. 如权利要求3所述的半导体存储装置，其中如果该对应的存储单元是 有缺陷的，则每个位寄存器记录数据0。5. 如权利要求4所述的半导体存储装置，其中该位寄存器具有熔丝结构。6. 如权利要求3所述的半导体存储装置，其中如果该对应的存储单元是 有缺陷的，则每个位寄存器记录数据1。7. 如权利要求6所述的半导体存储装置，其中该位寄存器具有反熔丝结构。8. 如权利要求1所述的半导体存储装置，其中至少一个位寄存层包括第 一位寄存层和第二位寄存层，该第一位寄存层和该第二位寄存层中的每个都 配置为记录关于该存储单元的状态信息。9. 如权利要求8所述的半导体存储装置，其中该第一位寄存层包括对应于每个存储单元的位寄存器，该位寄存器用于 显示该对应的存储单元的状态；以及该第二位寄存层包括对应于每个存储单元的位寄存器，该位寄存器用于 显示该对应的存储单元的状态。10. 如权利要求9所述的半导体存储装置，其中该状态信息显示该存储 单元是否是有缺陷的。11. 一种半导体存储装置，包括 具有用于储存数据的存储单元的存储层；以及 至少一个用于记录关于该存储单元的状态信息的位寄存层。12. 如权利要求11所述的半导体存储装置，其中该位寄存层包括多个位寄存器，每个位寄存器对应于该存储单元中的一个。13. 如权利要求12所述的半导体存储装置，其中每个位寄存器配置为记 录状态信息，该状态信息显示该对应的存储单元是否是有缺陷的。14. 如权利要求12所述的半导体存储装置，其中该位寄存器记录状态信 息，该状态信息显示如果该存储单元是有缺陷的则不存取该存储单元。15. 如权利要求14所述的半导体存储装置，其中每个位寄存器是一次可 编程存储器。16. 如权利要求11所述的半导体存储装置，其中所述位寄存层形成在该 存储层之上。17. 如权利要求11所述的半导体存储装置，其中该存储层是分子存储 器、碳纳米...
【专利技术属性】
技术研发人员：尹洪植，吕寅硕，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。