一种存储器，包括一存储器阵列、一错误校正码（Ｅｒｒｏｒ ｃｏｒｒｅｃｔ ｃｏｄｅ，ＥＣＣ）单元与一比较器。存储器阵列包括至少一存储单元。存储单元被写入并存储至少一原始数据。错误校正码单元用以由存储单元读取出至少一测试数据。若测试数据中出现一错误，错误校正码单元即校正测试数据。错误校正码单元并据以输出至少一错误校正数据。比较器用以决定原始数据是否与错误校正数据相同，并输出一输出信号来指示存储单元为测试成功或测试失败。
【技术实现步骤摘要】
本专利技术有关于一种存储器，且特别是有关于一种可用来改善合格率并可 可快速测试的存储器。
技术介绍
存储器的制造包括一测试存于存储器内的数据的步骤。图1表示一存储器阵列110与用以测试存储器阵列110的一测试器120。测试器120包括一 比较器121与一数据緩冲存储器122。 一原始数据DO (未表示)被写入至存 储器阵列120中的每个待测试的存储单元。数据緩冲存储器122亦存储一参 考数据D2，其为原始数据DO的正确复制数据。当一输入地址AI提供给存储 器阵列110与数据緩冲存储器122时，由对应输入地址AI的存储单元所读取 到的测试数据Dl与数据緩冲存储器122中的对应参考数据D2被分别被输入 至比较器121。比较器121将对应参考数据D2与测试数据Dl进行比较，并 输出一输出信号So,以指出原始数据DO是否被正确地存储于对应输入地址 AI的存储单元中，以决定存储单元为正确与否。然而，随着存储器阵列的存储容量越来越大，以传统测试器一个一个测 试存储器阵列中的存储单元会变得十分耗时。此外，数据緩冲存储器122的 存储容量亦需大幅增加。因此，如何提供一个可较有效率地被测试的存储器， 乃本领域所致力的目标。
技术实现思路
本专利技术有关于一种存储器。在测试该存储器的存储单元期间，只要该存 储器的错误校正码单元能够正确地校正由存储单元读取出来的测试数据中的 错误，该存储单元即可被判定为测试通过。因此，应用该存储器可以有效改 善合格率。根据本专利技术的第一方面，提出一种存储器。该存储器包括一存储器阵列、 一4晉误校正码(Error correct code, ECC )单元与一比4交器。存储器阵列包括至少一存储单元。该存储单元被写入并存储至少一原始数据。错误校正码 单元用以从存储单元读取出至少一测试数据。若该测试数据出现一错误，则 错误校正码单元即校正该测试数据。错误校正码单元并据以输出一错误校正 数据。比较器用以判定原始数据是否与错误校正数据相同，并输出一输出信 号来指示存储单元为测试成功与否。根据本专利技术的第二方面，提出一种测试方法，用以测试一存储器的至少一存储单元。该方法包括首先，将至少一原始数据写入至存储单元中。的 后，由存储单元读取出至少一测试数据，并对该测试数据执行错误校正码运 算，并据以输出至少一错误校正数据。接着，决定错误校正数据是否与原始 数据相等，以决定存储单元为测试成功与否。为让本专利技术的上述内容能更明显易懂，下文特举一较佳实施例，并配合 附图，详细iJi明如下附图说明图1表示一存储器阵列与用以测试存储器阵列的一测试器。图2表示依据本专利技术实施例的存储器的方块图。图3表示并行测试数个具有图2的存储器的存储器的方块图。图4表示依照本专利技术实施例的测试方法，用以测试图2的存储器。主要元件符号说明110、 210:存储器阵列120、 310:测试器121、 230:比较器 122:数据緩冲存储器 211-21N:存储单元 220:错误校正码单元 240:错误记录单元 321 — 32M:存储器具体实施例方式图2表示依据本专利技术实施例的存储器的方块图。请参考图2。存储器200 包括一存储器阵列210、 一错误校正码(Error correct code, ECC )单元220与一比较器230。存储器阵列210包括存储单元211至21N。 N为一正整数。 一原始数据 Dg (未表示)依据输入地址Ad被写入至每个存储单元。其中，存于存储单元 211至21N的数据被定义为测试数据Dt。错误校正码单元220用以读取测试 数据Dt，并执行一错误校正码运算。当一错误出现于测试数据Dt，错误校正 码单元220执行错误校正码运算来校正测试数据Dt,并据以输出一错误校正 数据De。比较器230比较错误校正数据De与原始数据Dg,并输出一输出信号So 来指示错误校正数据De否与原始数据Dg相同。如此一来，即可判断存储单 元211至21N是否可以正确地被存取原始数据Dg，以决定存储单元211至21N 正确与否。若错误校正数据De与原始数据Dg相同，表示由存储单元211至21N所 读取出的测试数据Dt即为正确，或表示若有错误出现于测试数据Dt时，错 误校正码单元220可以正确地校正测试数据Dt。比较器230即输出输出信号 So，以表示存储单元211至21N为测试正确。亦即，只要错误校正码单元220 可以成功地校正由存储单元211至21N所读取出的测试数据Dt中的错误，存 储单元211至21N即被判定为测试正确。若错误校正数据De未与原始数据Dg相同，表示测试数据Dt无法正确地 由存卡者单元净皮读取出来，且无法由4晉误校正码单元220成功地才交正。因此， 比较器230输出输出信号So来指示存储单元211至21N为测试错误。亦即， 当测试数据Dt中有错误出现，且即使错误校正码单元220亦无法成功地校正 测试数据Dt时，存储单元211至21N即被判定为测试失败。举例来说，当错误校正码单元220用以执行一位的错误校正码运算 (1-bit ECC operation)时，在测试数据Dt中的一位的错误可以被成功地 校正。亦即，对于存储单元211至21N， 一位的错误是可容忍的。因此，即 使测试数据De中出现一位的错误，存储单元211至21N仍可被判定为测试通 过。然而，当超过一位的错误出现于测试数据Dt中，使用一位的错误校正码 单元220即无法正确地校正。因此，存储单元211至21N即被判定为测试失 败。使用一位的错误校正码单元，编程的合格率与编程速度可以增加5%至 10%。存储器200还包括一错误记录单元240。在本专利技术实施例中，错误记录单元240记录错误存储单元的地址。另一个正确的存储单元用来取代该错误 的存储单元。如此，当欲存取该已记录的存储单元时，即会存取到用以取代 的正确存储单元。在本专利技术实施例中，存储单元211至21N位于存储器阵列210中的一存 储行或一存储列中。当错误校正数据De未与原始数据Dg相等时，亦即，当 太多位的错误出现于一存储列中，且无法以错误校正码运算来校正并复原时， 该存储列的地址可以被纪录为测试失败，并记录于错误记录单元240中。存 储器阵列210可以被实现为一修复系统。存储器阵列210中的一修复行可被 用来取代该存储列。另一原始数据被写入至该修复行中，以决定该修复行正 确与否。当使用存储器时，若该错误的存储列被存取到，即会重新指向该修 复行，以存取该》f复行。同样地，当位于存储器阵列210中的一存储列被判定为测试失败，存储 列的地址亦被纪录为测试失败，并记录于错误记录单元240中。存储器阵列 210中的一修复列可被用来取代该存储列。另一原始数据被写入至该修复列 中，以决定该修复列正确与否。当使用存储器时，若该错误的存储列被存取 到，即会重新指向该修复列，以存取该修复列。在本专利技术实施例中，藉由存储等于0与1的原始数据Dg,来测试每个存 爿賭单元211至21N，以-睑证其是否可正确地存取0与1。原始数据Dg被一测试器写入至存储器阵列中。该测试器亦接收输出信号 So，以判定所测试的存^f诸单元为测试成功或测试失败。图3表示并行测试具有存储器200的存储器321至32M的方块图。其中， M为一正整数。测试器310本文档来自技高网...
【技术保护点】
一种存储器，包括： 一存储器阵列，包括至少一存储单元，该至少一存储单元被写入至少一原始数据； 一错误校正码单元，用以由该至少一存储单元读取至少一测试数据，当一错误出现于该至少一测试数据时，校正该至少一测试数据，并据以输出至少一错误校正数据；以及 一比较器，用以决定该至少一原始数据与该至少一错误校正数据是否相同，并输出一输出信号，该输出信号表示该至少一存储单元为测试成功或测试失败。
【技术特征摘要】
US 2007-5-11 11/798,2921.一种存储器，包括一存储器阵列，包括至少一存储单元，该至少一存储单元被写入至少一原始数据；一错误校正码单元，用以由该至少一存储单元读取至少一测试数据，当一错误出现于该至少一测试数据时，校正该至少一测试数据，并据以输出至少一错误校正数据；以及一比较器，用以决定该至少一原始数据与该至少一错误校正数据是否相同，并输出一输出信号，该输出信号表示该至少一存储单元为测试成功或测试失败。2. 如权利要求1所述的存储器，其中，该存储器还包括一错误记录单元， 用以当该至少一存储单元为测试失败时，记录该至少一存储单元。3. 如权利要求1所述的存储器，其中，该存储器还包括一错误记录单元， 该至少 一存储单元位于该存储器阵列的 一存储器行或 一存储器列，当该至少 一存储单元为测试失败时，该4普误记录单元记录该存^ft器行或该存储器列。4. 如权利要求3所述的存储器，其中，记录于该错误记录单元的该存储 器行或该存储器列由该存储器阵列的一修复行或一修复列来取代。5. 如权利要求1所述的存储...
【专利技术属性】
技术研发人员：廖惇雨，陈宗申，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。