动态随机存储器的缺陷修补方法技术

本发明专利技术涉及一种动态随机存储器（ＤＲＡＭ）的缺陷修补方法。现有动态随机存储器中存在缺陷影响动态随机存储器性能的问题。本发明专利技术的动态随机存储器的缺陷修补方法包括形成内层介电层沉积于ＤＲＡＭ单元上，然后对内层介电层进行深度化学机械抛光，抛光后在ＤＲＡＭ单元表面上沉积保护层。采用本发明专利技术的动态随机存储器的缺陷修补方法能实现缺陷与外部隔离，使缺陷不被进行曝光、显影、蚀刻等制程，从而提高了动态随机存储器产品的良率。

【技术实现步骤摘要】

本专利技术涉及，特别涉及利用化学气相沉积 方法沉积保护层的缺陷^修补方法。
技术介绍
动态随机存耳又存储器(Dynamic Random Access Memory,后面称作DRAM) 是一种在计算机中用来暂时保存数据的组件，在计算机中非常重要，尤其在提 高计算机存储能力和读写方面。它在任何时候都可以读写，而且速度很快，通 常作为操作系统或其它正在运行中的程序之临时数据存储介质。通常，DRAM存储器由成千上万个DRAM单元组成，每个DRAM单元有一个晶 体管和一个由晶体管所操控的电容器。而且到目前为止，DRAM制造工艺技术已 达到60纳米左右水平，所以对制造DRAM的精度等要求非常高。如果在制造DRAM 过程中，外界环境或者其它因素造成DRAM单元产生损坏或缺陷，将会影响整个 DRAM存储器的性能。图1A-ID示出了形成带有电容器的堆栈式(stack) DRAM的现有技术方法。元10包括衬底12如单晶硅及字线(wordline) 14、 16,氮化物隔离物18形成 于字线14、 16的侧边。衬底12内的扩散区20位于字线14、 16之间并被字线 14、 16组成的晶体管栅极电连接。绝缘层22如硼磷硅玻璃(BPSG)已^皮形成在 衬底12和字线14、 16上。掺杂的多晶插塞(plug) 24穿过绝缘层22以在电容 器及字线14和16之间的扩散区20之间供电接触。接触开口 26穿过绝缘层22 到达插塞24。大量摻杂且实质上无定形的或赝晶硅层28沉积在绝缘层22和插 塞24上。参考图1B,根据现有技术方法，未掺杂的且无定形的或赝晶硅层30被沉积 在掺杂的且无定形或赝晶硅层28上，DRAM单元IO接着被如紫外线等光线32曝 光以形成硅晶体的晶粒层，如图1C所示。DRAM单元IO接着被热退火以将未掺杂的且无定形的或赝晶硅层30转换为晶体结构，热处理使得多晶硅凝聚在晶粒 晶体的周围并形成半球型晶粒(HSG)多晶硅34,如图1D所示。然后，如图1E所示，以低压化学气相沉积法(LPCVD)在温度约500^700 。C下，在半球型晶粒多晶硅34上沉积一多晶硅层36，然后利用高密度等离子化 学气相沉积法(HDPCVD)将部分内层介电层(ILD) 38沉积于接触开口 26中和 两电容器之间的区域，再利用一般的化学气相沉积法(CVD)将部分内层介电层 38沉积于DRAM单元的表面上，但上述沉积过程中有时4美会出现如图1F的缺陷 40,经分析，该缺陷40为一微尘粒子缺陷(particje defect )。利用正常化学 机械抛光技术(CMP)对DRAM单元1Q的表面进行平整化。平整化后，该微尘粒 子缺陷40还有部分残留，经化学机械抛光后变为表面痕迹41，如图1G所示。 DRAM单元继续进行-微影，如图1H所示，首先在DRAM单元表面涂覆一层光阻42， 其中该表面痕迹41会导致微影(Photo)制程过程中的光阻42覆盖不充分(poor coating),如表面痕迹41正上方会有一无光阻区43， /人而在后续蚀刻(Etch) 制程中产生凹洞44。最后根据互连电路的要求，再设置一些互连平面。但由于 该凹洞44的存在，使上下互连电路产生干扰或短路，影响了互连电路的性能， 整个DRAM存储器不能正常工作。所以有必要有 一种技术或方法能消除该缺陷或^洞对动态随机存储器的互 连电路的影响。
技术实现思路
本专利技术的目的在于提供一种，通过该方法 能消除缺陷或凹洞对动态随机存储器的互连电路的影响。为了达到所述的目的，本专利技术提供了一种动态随机存储器的缺陷修补方 法，包括以下步骤形成内层介电层沉积于动态随机存储器单元上，对上述内 层介电层进行深度化学机械抛光，在动态随机存储器单元表面沉积保护层。 在上述中，所迷的保护层为内层介电层。 在上述中，所述的内层介电层为二氧化硅、 氮化硅、N0 (氮化硅/二氧化硅)、0N0 (二氧化硅/氮化硅/二氧化硅)的一种。 在上述中，所述的保护层通过化学气相沉积、方法沉^积。在上述中，所述的缺陷为微尘粒子缺陷，经 过化学机械抛光后变为痕迹。在上述中，所述动态随机存储器为堆栈式 动态随机存储器。通过上述，可将动态随机存储器的缺陷与 外部隔离，使缺陷不与外部制程接触，从而提高了动态随机存储器产品的良率。附图说明本专利技术的由以下的实施例及附图给出。图1A至II为现有技术的动态随机存储器制造流程图； 图2为本专利技术修补动态随机存储器的缺陷结构示意图； 图3为本专利技术流程图；具体实施方式以下将结合附图对本专利技术的动态随机存储器的缺陷〃修补方法作进一 步的详 细描述。本专利技术的堆栈式动态随机存储器的前段制造流程如图1A至1F所述，这里 ,就不i羊细4苗述。如图2和图3所示，为本专利技术的动态随机存储器的缺陷修补的结构示意图 和方法流程图。在堆栈式动态随机存储器中，首先如图1F形成内层介电层38 沉积于动态随机存储器单元上，然后不对如图1G利用正常化学机械抛光技术对 堆栈式DRAM单元的表面进行平整化，而是先进行深度化学机械抛光(步骤S20 )， 也就是说对DMM单元上的内层介电层38多抛光一点，比如正常抛光掉3纳米 厚内层介电层，那么现在抛光掉3.1纳米厚，这里内层介电层为二氧化硅、氮 化硅、NO (氮化硅/二氧化硅)、0N0 (二氧化硅/氮化硅/二氧化硅)的一种，然 后通过利用化学气相沉积法沉积一层厚度为0. 1纳米的保护层46 (步骤S30 ), 该保护层为内层介电层，最后进行曝光、显影、蚀刻等后续制程。通过该内层 介电层46把微尘粒子缺陷40与外部进行隔离，经检 则与分析，该微尘粒子缺陷经化学机械抛光后变成表面痕迹41，使表面痕迹不被进行微影、蚀刻等制程, 从而不会产生凹洞44，达到保护互连电路的目的，提高了产品的良率。以上介绍的仅仅是基于本专利技术的较佳实施例，并不能以此来限定本专利技术的 范围。任何对本专利技术的方法作本
内熟知的步骤的替换、组合、分立， 以及对本专利技术实施步骤作本
内熟知的等同改变或替换均不超出本专利技术 的揭露以及保护范围。本文档来自技高网...

【技术保护点】
一种动态随机存储器的缺陷修补方法，至少包括以下步骤：　形成内层介电层沉积于动态随机存储器单元上；　对内层介电层进行深度化学机械抛光；　在动态随机存储器单元表面沉积保护层。

【技术特征摘要】
1、一种动态随机存储器的缺陷修补方法，至少包括以下步骤形成内层介电层沉积于动态随机存储器单元上；对内层介电层进行深度化学机械抛光；在动态随机存储器单元表面沉积保护层。2、 如权利要求1所述的动态随机存储器的缺陷修补方法，其特征在于所 述保护层为内层介电层。3、 如权利要求2所述的动态随机存储器的缺陷，补方法，其特征在于所 述内层介电层为二氧化硅、氮化硅、N0 (氮化硅/二氧化硅)...

【专利技术属性】
技术研发人员：孙强，陈宏璘，仇圣棻，阎海滨，李友，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]