封装件及其形成方法技术

一种封装件包括构件。该构件包括器件管芯；中介层，与器件管芯接合；以及第一密封剂，将器件管芯密封在其中。封装件还包括第二密封剂，第二密封剂将构件密封在其中；以及互连结构，位于第二密封剂上方。该互连结构具有电耦合至器件管芯的再分布线。功率模块位于互连结构上方。功率模块通过互连结构电耦合至构件。本发明专利技术的实施例还涉及形成封装件的方法。

【技术实现步骤摘要】
封装件及其形成方法
本专利技术的实施例涉及封装件及其形成方法。
技术介绍
在一些三维集成电路(3DIC)中，首先将器件管芯接合至中介层，该中介层通过焊料区域进一步接合至封装衬底，以形成封装件。所得到的封装件接合至印刷电路板。然而，该结构具有高延迟，并且不适合于高速数据通信。
技术实现思路
本专利技术的实施例提供了一种封装件，包括：构件，包括：器件管芯；中介层，与所述器件管芯接合；和第一密封剂，将所述器件管芯密封在其中；第二密封剂，将所述构件密封在其中；互连结构，位于所述第二密封剂上方，其中，所述互连结构包括电耦合至所述器件管芯的再分布线；以及功率模块，位于所述互连结构上方，其中，所述功率模块通过所述互连结构电耦合至所述构件。本专利技术的另一实施例提供了一种封装件，包括：构件的阵列，形成阵列，其中，所述构件的阵列中的每个构件包括：第一模塑料；逻辑管芯，位于所述第一模塑料中；和存储器管芯，位于所述第一模塑料中；第二模塑料，所述构件的阵列位于所述第二模塑料中；互连结构，横向扩展超出所述阵列，其中，所述互连结构包括：多个介电层；和多条再分布线，位于所述多个介电层中并且电耦合至所述阵列；以及功率模块，位于所述第二模塑料的外部，其中，所述功率模块电耦合至所述阵列。本专利技术的又一实施例提供了一种形成封装件的方法，包括：将多个器件管芯接合至中介层晶圆；将所述多个器件管芯密封在第一密封剂中；抛光所述中介层晶圆以露出所述中介层晶圆的衬底中的贯通孔；形成连接至所述贯通孔的电连接件；分割所述中介层晶圆和所述第一密封剂以形成构件；将所述构件密封在第二密封剂中；在所述第二密封剂上方形成与所述第二密封剂接触的扇出互连结构；以及在所述扇出互连结构上方附接功率模块。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1至图7示出了根据一些实施例的构件的形成中的中间阶段的截面图。图8至15示出了根据一些实施例的构件中的组件的布局。图16至图24示出了根据一些实施例的的包括构件和裸器件管芯的系统封装件的形成中的中间阶段的截面图。图25至29示出了根据一些实施例的系统封装件中的组件的布局。图30示出了根据一些实施例的用于形成系统封装件的工艺流程。具体实施方式应该理解，以下公开内容提供了许多用于实现本专利技术的不同特征的不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本专利技术。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的间距关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间距关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的间距关系描述符可以同样地作相应地解释。根据一些实施例，提供了一种封装件及其形成方法。封装件的结构适合于形成超大型封装件，诸如对数据通信的速度有严格要求的用于人工智能(AI)应用、5G应用等的那些。根据一些实施例示出了封装件的形成中的中间阶段。讨论了一些实施例的一些变型。本文讨论的实施例将提供示例，以使得能够进行或使用本专利技术的主题，并且本领域普通技术人员将容易理解可以进行的修改，同时保持在不同实施例的预期范围内。在各个视图和说明性实施例中，相似的参考标号用于指示相似的元件。虽然方法实施例可以讨论为以特定顺序执行，但是其他方法实施例可以以任何逻辑顺序执行。根据本专利技术的一些实施例，系统封装件包括通过再分布线互连的多个构件和裸(器件)管芯。再分布线、构件和管芯形成扇出封装件。功率模块接合至扇出封装件，并且位于再分布线的相对侧上，而不是构件和裸管芯上。根据一些实施例，在系统封装件中不使用封装衬底和/或印刷电路板。图1至图7示出了根据本专利技术的一些实施例的构件的形成中的中间阶段的截面图。图1至图7所示的工艺也示意性地反映在图30所示的工艺流程200中。图1示出了封装组件20的截面图，该封装组件20可以是中介层晶圆，封装衬底条、器件管芯晶圆或封装件。封装组件20包括可以彼此相同的多个封装组件22。根据本专利技术的一些实施例，封装组件22是中介层，中介层中没有有源器件(诸如晶体管和二极管)和无源器件。在整个说明书中，封装组件22在下文中可选地称为中介层22，同时封装组件22也可以是其他类型的封装组件，包括但不限于器件管芯(其中包括有源器件和/或无源器件)、封装衬底、封装件等。根据本专利技术的一些实施例，封装组件20包括衬底23，衬底23可以是诸如硅衬底的半导体衬底。衬底23也可以由其他半导体材料形成，诸如硅锗、硅碳等。根据本专利技术的可选实施例，衬底23是介电衬底。根据这些实施例，中介层20可以包括或可以不包括形成在其中的无源器件。贯通孔(TV)24形成为从衬底23的顶面延伸到衬底23中。贯通孔24有时也称为衬底通孔，或者当衬底23是硅时称为硅通孔。绝缘层25形成为将贯通孔24与衬底23电绝缘。互连结构28形成在衬底23上方，并且用于电互连集成电路器件(如果有的话)，并且连接至贯通孔24。互连结构28可以包括多个介电层30。根据本专利技术的一些实施例，介电层30由氧化硅、氮化硅、碳化硅、氮氧化硅、它们的组合和/或它们的多层形成。可选地，介电层30可以包括一个或多个具有低介电常数(k值)的低k介电层。例如，介电层30中的低k介电材料的k值可以小于约3.0，或者小于约2.5。在介电层30中形成金属线32。在上面的金属线32和下面的金属线32之间形成通孔34，并且通孔34互连上面的金属线32和下面的金属线32。根据一些实施例，金属线32和通孔34使用镶嵌工艺形成，镶嵌工艺包括在介电层30中形成沟槽和通孔开口，沉积导电阻挡层(诸如TiN、Ti、TaN、Ta等)，以及填充金属材料(诸如铜)以填充剩余的沟槽和通孔开口。然后执行诸如化学机械抛光(CMP)工艺或机械研磨工艺的平坦化工艺以去除导电阻挡层和金属材料的多余部分，留下金属线32和通孔34。通过使用镶嵌工艺，金属线可以形成得非常窄，例如，节距(从结构的顶部观察)小于约1μm。这可以在构件内部实现足够数量的局部电连接。电连接件38形成在封装组件20的顶面处。根据本专利技术的一些实施例，电连接件38包括金属柱(凸块)，其中可以在或可以不在金属柱的顶面上形成焊料盖。根据本专利技术的可选实施例，电连接件3本文档来自技高网...

【技术保护点】
1.一种封装件，包括：/n构件，包括：/n器件管芯；/n中介层，与所述器件管芯接合；和/n第一密封剂，将所述器件管芯密封在其中；/n第二密封剂，将所述构件密封在其中；/n互连结构，位于所述第二密封剂上方，其中，所述互连结构包括电耦合至所述器件管芯的再分布线；以及/n功率模块，位于所述互连结构上方，其中，所述功率模块通过所述互连结构电耦合至所述构件。/n

【技术特征摘要】
20190625 US 62/866,227;20191101 US 16/671,9271.一种封装件，包括：
构件，包括：
器件管芯；
中介层，与所述器件管芯接合；和
第一密封剂，将所述器件管芯密封在其中；
第二密封剂，将所述构件密封在其中；
互连结构，位于所述第二密封剂上方，其中，所述互连结构包括电耦合至所述器件管芯的再分布线；以及
功率模块，位于所述互连结构上方，其中，所述功率模块通过所述互连结构电耦合至所述构件。


2.根据权利要求1所述的封装件，其中，所述构件包括多个介电层，并且所述多个介电层中的底部介电层与所述第二密封剂和所述器件管芯物理接触。


3.根据权利要求1所述的封装件，其中，所述器件管芯是逻辑管芯，并且所述构件还包括密封在所述第一密封剂中的存储器堆叠件。


4.根据权利要求1所述的封装件，还包括：
冷却板；
热界面材料，包括与所述器件管芯的半导体衬底的表面接触的第一表面和与所述冷却板接触的第二表面；以及
螺钉，穿透所述第二密封剂、所述冷却板和所述热界面材料。


5.根据权利要求1所述的封装件，还包括：
多个构件，位于所述第二密封剂中，其中，所述多个构件形成阵列。


6.根据权利要求5所述的封装件，还包括：
多个功率模块，与所述功率模块处于同一层级，其...

【专利技术属性】
技术研发人员：余振华，郭庭豪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71