具有中介层的层叠半导体封装件制造技术

具有中介层的层叠半导体封装件。根据本公开的一方面的半导体封装件包括：封装基板；顺序层叠在封装基板上的下芯片、中介层和上芯片；以及电连接封装基板和中介层的接合布线。中介层包括：在中介层的下表面上电连接至下芯片的下芯片连接焊盘；在中介层的上表面上分别电连接至上芯片的第一上芯片连接焊盘和第二上芯片连接焊盘；设置在中介层的上表面上并接合至接合布线的布线接合焊盘；设置在中介层的上表面上并且将第二上芯片连接焊盘电连接至布线接合焊盘的第一重分布线；以及将下芯片连接焊盘电连接至第一上芯片连接焊盘的通孔电极。

【技术实现步骤摘要】
具有中介层的层叠半导体封装件
本公开总体上涉及半导体封装件，并且更具体地，涉及包括中介层(interposer)的层叠半导体封装件。
技术介绍
通常，半导体封装件可以被配置为包括基板和安装在基板上的半导体芯片。半导体芯片可以通过诸如凸块或布线之类的连接构件电连接至基板。近来，根据对具有高性能和高集成度的半导体封装件的需求，已经提出了在基板上层叠多个半导体芯片的各种方式。例如，已经提出了使用过硅通孔(TSV)电连接层叠在基板上的多个半导体芯片的技术。
技术实现思路
根据本公开的实施方式，半导体封装件可以包括：封装基板；顺序层叠在封装基板上的下芯片、中介层和上芯片；并且包括电连接封装基板和中介层的接合布线。中介层包括设置在中介层的下表面上的下芯片连接焊盘，其中，下芯片连接焊盘电连接至下芯片。中介层还包括设置在中介层的上表面上的第一上芯片连接焊盘和第二上芯片连接焊盘，其中，第一上芯片连接焊盘和第二上芯片连接焊盘电连接至上芯片。中介层还包括设置在中介层的上表面上并接合至接合布线的布线接合焊盘；设置在中介层的上表面上并将第二上本文档来自技高网...

【技术保护点】
1.一种层叠半导体封装件，该层叠半导体封装件包括：/n封装基板；/n顺序层叠在所述封装基板上的下芯片、中介层和上芯片；以及/n接合布线，所述接合布线电连接所述封装基板和所述中介层，/n其中，所述中介层包括：/n下芯片连接焊盘，所述下芯片连接焊盘设置在所述中介层的下表面上，其中，所述下芯片连接焊盘电连接至所述下芯片；/n第一上芯片连接焊盘和第二上芯片连接焊盘，所述第一上芯片连接焊盘和所述第二上芯片连接焊盘设置在所述中介层的上表面上，其中，所述第一上芯片连接焊盘和所述第二上芯片连接焊盘电连接至所述上芯片；/n布线接合焊盘，所述布线接合焊盘设置在所述中介层的所述上表面上并接合至所述接合布线；/n第一...

【技术特征摘要】
20190621 KR 10-2019-00743381.一种层叠半导体封装件，该层叠半导体封装件包括：
封装基板；
顺序层叠在所述封装基板上的下芯片、中介层和上芯片；以及
接合布线，所述接合布线电连接所述封装基板和所述中介层，
其中，所述中介层包括：
下芯片连接焊盘，所述下芯片连接焊盘设置在所述中介层的下表面上，其中，所述下芯片连接焊盘电连接至所述下芯片；
第一上芯片连接焊盘和第二上芯片连接焊盘，所述第一上芯片连接焊盘和所述第二上芯片连接焊盘设置在所述中介层的上表面上，其中，所述第一上芯片连接焊盘和所述第二上芯片连接焊盘电连接至所述上芯片；
布线接合焊盘，所述布线接合焊盘设置在所述中介层的所述上表面上并接合至所述接合布线；
第一重分布线，所述第一重分布线设置在所述中介层的所述上表面上，所述第一重分布线将所述第二上芯片连接焊盘电连接至所述布线接合焊盘；以及
通孔电极，所述通孔电极将所述下芯片连接焊盘电连接至所述第一上芯片连接焊盘。


2.根据权利要求1所述的层叠半导体封装件，
其中，所述下芯片包括电连接至所述下芯片连接焊盘的第一下芯片焊盘，
其中，所述下芯片包括与所述第一下芯片焊盘横向相邻设置的第二下芯片焊盘，其中，所述第二下芯片焊盘未连接至所述下芯片连接焊盘且未连接至所述封装基板，并且
其中，所述上芯片包括电连接至所述第一上芯片连接焊盘的第一上芯片焊盘和电连接至所述第二上芯片连接焊盘的第二上芯片焊盘。


3.根据权利要求2所述的层叠半导体封装件，该层叠半导体封装件还包括：
第一凸块，所述第一凸块设置在所述第一下芯片连接焊盘和所述第一下芯片焊盘之间；
第二凸块，所述第二凸块设置在所述第一上芯片连接焊盘和所述第一上芯片焊盘之间；以及
第三凸块，所述第三凸块设置在所述第二上芯片连接焊盘和所述第二上芯片焊盘之间，
其中，所述第二凸块和所述第三凸块具有基本相同的尺寸。


4.根据权利要求2所述的层叠半导体封装件，其中，所述第一上芯片焊盘和所述第二上芯片焊盘具有基本相同的尺寸。


5.根据权利要求2所述的层叠半导体封装件，
其中，所述上芯片通过所述中介层电连接至所述封装基板，并且
其中，所述下芯片借助于所述中介层的所述通孔电极和所述上芯片电连接至所述封装基板。


6.根据权利要求2所述的层叠半导体封装件，
其中，所述下芯片包括：
第一地址和命令电路块，所述第一地址和命令电路块电连接至所述第一下芯片焊盘中的第一个下芯片焊盘；
第一数据传输电路块，所述第一数据传输电路块电连接至所述第一下芯片焊盘中的第二个下芯片焊盘；
第一输入/输出电路块，所述第一输入/输出电路块电连接至所述第二下芯片焊盘中的第一个下芯片焊盘并且电连接至所述第一地址和命令电路块；
第二输入/输出电路块，所述第二输入/输出电路块电连接至所述第二下芯片焊盘中的第二个下芯片焊盘并且电连接至所述第一数据传输电路块；以及
第一存储器单元核心块，所述第一存储器单元核心块电连接至所述第一地址和命令电路块并且电连接至所述第一数据传输电路块，并且
其中，所述上芯片包括：
第二地址和命令电路块，所述第二地址和命令电路块电连接至所述第一上芯片焊盘中的第一个上芯片焊盘；
第二数据传输电路块，所述第二数据传输电路块电连接至所述第一上芯片焊盘中的第二个上芯片焊盘；
第三输入/输出电路块，所述第三输入/输出电路块电连接至所述第二上芯片焊盘中的第一个上芯片焊盘并且电连接至所述第二地址和命令电路块；
第四输入/输出电路块，所述第四输入/输出电路块电连接至所述第二上芯片焊盘中的第二个上芯片焊盘并且电连接至所述第二数据传输电路块；以及
第二存储器单元核心块，所述第二存储器单元核心块电连接至所述第二地址和命令电路块并且电连接至所述第二数据传输电路块。


7.根据权利要求6所述的层叠半导体封装件，
其中，来自所述封装基板的第一电信号通过所述接合布线中的第一接合布线、所述布线接合焊盘中的第一布线接合焊盘、所述第一重分布线中的第一条重分布线、所述第二上芯片连接焊盘中的第一个上芯片连接焊盘、和所述第二上芯片焊盘中的第一个上芯片焊盘输入至所述第三输入/输出电路块，
其中，来自所述封装基板的第二电信号通过所述接合布线中的第二接合布线、所述布线接合焊盘中的第二布线接合焊盘、所述第一重分布线中的第二条重分布线、所述第二上芯片连接焊盘中的第二个上芯片连接焊盘、和所述第二上芯片焊盘中的第二个上芯片焊盘输入至所述第四输入/输出电路块，
其中，所述第一电信号使用所述上芯片的内部布线通过所述第二地址和命令电路块被传送至所述上芯片的所述第二存储器单元核心块，并且
其中，所述第二电信号使用所述上芯片的所述内部布线通过所述第二数据传输电路块被传送至所述上芯片的所述第二存储器单元核心块。


8.根据权利要求7所述的层叠半导体封装件，
其中，来自所述封装基板的所述第一电信号被传送至所述第一下芯片焊盘中的第二个下芯片焊盘，
其中，来自所述封装基板的所述第二电信号被传送至所述第一下芯片焊盘中的第一个下芯片焊盘，
其中，所述第一电信号使用所述下芯片的内部布线通过所述第一地址和命令电路块被传送至所述下芯片的所述第一存储器单元核心块，并且
其中，所述第二电信号使用所述下芯片的所述内部布线通过所述第一数据传输电路块被传送至所述下芯...

【专利技术属性】
技术研发人员：严柱日，李在薰，林相俊，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR