集成电路自测试结构制造技术

一种集成电路（１），包括：监测器（Ｍ１、Ｍ２、Ｍ３），可操作用于依赖于所述集成电路（１）的已测量参数来产生监测数据；以及连接的自测试控制器，用于从所述监测器（Ｍ１、Ｍ２、Ｍ３）接收监测数据。所述自测试控制器还可以操作用于从所述集成电路输出自测试数据。所述监测器包括输出移位寄存器（ＳＲ１、ＳＲ２、ＳＲ３），并且可操作用于通过所述移位寄存器（ＳＲ１、ＳＲ２、ＳＲ３）输出监测数据。这样的系统使集成电路上的系统自测试结果的简化通信成为可能。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种集成电路(IC)结构，具体地，涉及一种信号完整性自测试(SIST)结构。
技术介绍
制造技术的进步已经使得在单一半导体集成电路上放置更大规模和更密集的电路成为可能。特别是所述电路以规则的或蜂窝结构而实现的情况下，例如随机存取存储器。与高密度器件相关联的主要问题是该器件的测试。为了保持更高的可靠性，器件测试过程需要提供对所述集成电路中可能出现的缺陷的良好覆盖。用于提供集成电路测试的一种技术是所谓的SIST结构(信号完整性自测试结构)。SIST结构的目的是允许对表现集成电路电学特性的重要参数进行实时监测。例如，可以提供监测器以检测串扰、电源噪声、衬底噪声、温度、开关活动、时钟占空比等等。SIST结构具有的优点是，可以在使用前的测试和调试过程中、也可以在使用中(在线)执行测试。附图1是包括预先考虑的信号完整性自测试(SIST)结构的集成电路方框图。集成电路1包括多个功能核心或者模块2。这些模块可以执行模拟、数字或存储功能。为了简单起见，假设所有核心的大小都一样。易于理解的是，这样的技术并不局限于具有同样大小核心的集成电路。另外，为了清楚起见，从框图中省略了执行不同功能核心之间的通信控制的常规互连和总线。集成电路1包括监测器控制块4，使用监测器选择总线6与多个监测器(图1中未示出)进行通信。参考和比较电路8依赖于从所述监测器接收到的信号而从输出10输出自测试信号。所述监测器经由总线结构12提供监测输出信号。意欲将所述监测器设计作为标准单元，使得可以把它们设置在每个标准单元块之内的任意地方。附图2示出了来自图1的集成电路的功能核心2。所述核心2包括与解码器14和所述总线结构12相连的多个监测器16。在图2中，为了清楚起见，省略了与所述核心的功能相关的功能块。图2示出了具有四个监测器16的示范性核心。易于理解的是，依赖于所测量的参数，所述核心可以设置有任意数目的监测器。如上所述，不同的检测器用于监测不同的现象串扰、电源噪声、衬底噪声、温度、开关活动、时钟占空比等等。SIST结构(图1)允许使用所述监测器选择总线6而访问核心中每一个独立的监测器，所述监测器选择总线由所述监测器控制块4控制。所述监测器控制块4包括存储器，所述存储器包括用于选择特定核心中的确定监测器的特定代码。通常将选定监测器的输出转换为DC值或微分信号，然后将其与所述总线结构12相连。该总线结构12可以直接与所述集成电路的接合焊盘10相连，或者如图所示，可以与参考和比较电路8相连。在一个具体示例中，所述参考和比较电路8进行操作以确定来自监测器的输出信号是否在特定允许范围之内。所述参考和比较电路8可以包含每一种监测器的参考值。可以将所述监测器控制块4放置在所述集成电路上，但是所述监测器控制块4也可以是外部控制器，例如软件程序或者分析工具。在所有情况下，都必须提供在所有监测器16和所述监测器控制块4之间进行通信的装置。这种预先考虑的SIST结构具有以下缺点所述SIST监测器和所述控制器之间的接口连接较为复杂。因此需要提供一种用于SIST结构的简化的接口连接技术。
技术实现思路
根据本专利技术的一个方面，提供了一种集成电路，包括监测器，可操作用于依赖于所述集成电路的已测量参数来产生监测数据；以及连接的自测试控制器，用于从所述监测器接收监测数据，并且可操作用于从所述集成电路输出自测试数据，其特征在于所述监测器包括输出移位寄存器，并且可操作用于通过所述移位寄存器输出监测数据。根据本专利技术的另一个方面，提供了一种对集成电路上的信号完整性自测试进行操作的方法，所述方法包括使用第一监测器监测所述集成电路的参数，并据此产生监测输出数据；将所述监测输出数据提供给自测试控制器；以及依赖于所述监测输出数据而提供自测试输出数据，其特征在于提供所述监测输出数据包括向与第一监测器相关联的第一移位寄存器加载所述监测输出数据；对这个监测数据进行定时以通过第一移位寄存器；以及从所述第一移位寄存器输出所述监测数据。附图说明图1是示出了集成电路的SIST结构的方框图；图2是示出了图1中结构的功能核心的方框图；图3是示出了本专利技术一个方面的一个实施例的方框图；以及图4是示出了实现本专利技术另一个方面的方法的流程图。具体实施例方式本专利技术的实施例涉及提供与集成电路上监测器的简化通信，以及允许节省集成电路上监测器所占的区域。如图3所示，在本专利技术的实施例中，将用于提供与监测器通信的装置实现为移位寄存器。在图3中，集成电路1设置有三个功能块22、24和26。这些功能块的每一个执行适合于所述集成电路操作的功能。应该解理的是，所述集成电路可以被设置有具有任意大小、并执行用于集成电路1的任意功能的任意数目的功能块。集成电路1配置有其本身具有接口30的SIST控制器28。SIST控制器28操作用于控制集成电路1的信号完整性自测试功能，并且使用接口30从所述集成电路输出SIST结果。所述功能块22、24和26中每一个均设置有至少一个监测器M1、M2、M3。易于理解的是，本专利技术没有对监测器数目做出限制，并且所述监测器可以提供任何合适的输出测量。所述监测器M1、M2、M3的每一个均设置有用于向所述SIST控制器28提供输出的监测接口(SR1、SR2、SR3)。在本专利技术的实施例中，这些监测接口由移位寄存器SR1、SR2、SR3来提供。所述移位寄存器SR1、SR2、SR3和SIST控制器28彼此串联以形成移位寄存器环32。每一个移位寄存器SR1、SR2、SR3以传统方式操作，并可以在其任何一端接收数据输入。即，将数据提供给所述移位寄存器的一端，而随后的时钟周期导致数据在所述移位寄存器中移动，直到该数据从相关的移位寄存器输出为止。在所述SIST控制器28的控制下，可以将数据围绕移位寄存器环32在任何一个方向上传送。将所述监测器M1、M2、M3的测量输出提供给各个移位寄存器SR1、SR2、SR3，以便经由移位寄存器环32传送到所述SIST控制器28。与之前的技术相比，使用这种包括移位寄存器SR1、SR2、SR3的环32使通信线路的数目与现有技术相比得以减少。确实，本专利技术实施例中使用的移位寄存器环允许针对监测输出使用单通信线监测输出。所述SIST控制器28控制通过所述移位寄存器并最终从所述接口30输出的数据传送。所述SIST控制器28适当地对从相关移位寄存器中的一个位置到下一个位置、或到下一个移位寄存器、或到控制器28的测量数据进行定时。通过避免数据冲突，可以对围绕所述环32的数据定时进行同步，以使所述移位寄存器位置的使用最大化。在这种技术中，把监测输出的数据通过一个或更多移位寄存器围绕所述环32而传送，直到该数据到达所述SIST控制器28进行处理为止。图4是示出了实现本专利技术一个方面的方法步骤的流程图。在步骤A，监测器操作用于所述监测集成电路的相关参数以产生监测数据。在步骤B，相关监测器的移位寄存器加载监测数据，而在步骤C，对所述数据进行定时以通过第一移位寄存器。步骤D示出了之后根据需要对数据进行定时以通过其它的移位寄存器，以便在步骤E可以将数据传送到控制器。易于理解的是，集成电路的每一个监测器可以监测参数，并在存在可用空闲移位寄存器槽的任意时刻加载其自有的移位寄存器。另外，监测器可以产生多于一个的监测输出，本文档来自技高网...

【技术保护点】
一种集成电路（１），包括：－监测器（Ｍ１、Ｍ２、Ｍ３），可操作用于依赖于所述集成电路（１）的已测量参数来产生监测数据；以及－连接的自测试控制器（２８），用于从所述监测器（Ｍ１、Ｍ２、Ｍ３）接收监测数据，并且可操作用于从所述集 成电路输出自测试数据，其特征在于：所述监测器包括输出移位寄存器（ＳＲ１、ＳＲ２、ＳＲ３），并且可操作用于通过所述移位寄存器（ＳＲ１、ＳＲ２、ＳＲ３）输出监测数据。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：马塞尔佩尔戈姆，亨德里克斯JM维恩德里克，
申请(专利权)人：皇家飞利浦电子股份有限公司，
类型：发明
国别省市：NL[荷兰]